WO2010038330A1 - 半導体集積回路および電子機器 - Google Patents

半導体集積回路および電子機器 Download PDF

Info

Publication number
WO2010038330A1
WO2010038330A1 PCT/JP2009/001161 JP2009001161W WO2010038330A1 WO 2010038330 A1 WO2010038330 A1 WO 2010038330A1 JP 2009001161 W JP2009001161 W JP 2009001161W WO 2010038330 A1 WO2010038330 A1 WO 2010038330A1
Authority
WO
WIPO (PCT)
Prior art keywords
ring oscillator
semiconductor integrated
integrated circuit
ring
power supply
Prior art date
Application number
PCT/JP2009/001161
Other languages
English (en)
French (fr)
Inventor
炭田昌哉
藤本敬一
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010038330A1 publication Critical patent/WO2010038330A1/ja
Priority to US12/979,976 priority Critical patent/US20110090015A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Definitions

  • the present invention relates to a semiconductor integrated circuit and an electronic device, and more particularly to measurement of characteristic deterioration of a MOSFET constituting the semiconductor integrated circuit.
  • MOSFETs Due to advances in miniaturization technology of semiconductor manufacturing, the gate length of MOSFETs in a semiconductor integrated circuit is shortened to several tens of nm, and the gate oxide film thickness is becoming 2 nm or less.
  • the latest MOSFET realizes a high current and a low leakage current by using a high dielectric material for the gate oxide film or adopting a metal electrode for the gate electrode.
  • BTI Bias Temperature Instability
  • Dielectric Breakdown degradation As remarkable characteristic degradation of miniaturized CMOS process.
  • BTI degradation is further classified into two types. NBTI (Negative Bias Temperature Instability) degradation and PBTI (Positive Bias Temperature Instability) degradation.
  • NBTI Negative Bias Temperature Instability
  • PBTI Positive Bias Temperature Instability
  • NBTI degradation the absolute value of the threshold voltage of the transistor gradually increases as the chip temperature rises while the substrate potential is back-biased with respect to the gate potential, and the speed of the transistor increases with time.
  • PBTI degradation is caused by the fact that the absolute value of the threshold voltage of the transistor gradually increases as the chip temperature rises while the substrate potential is forward biased with respect to the gate potential, and the speed of the transistor increases with time. Refers to the phenomenon of slowing down.
  • Dielectric breakdown is caused by gate oxide film breakdown.
  • gate oxide film breakdown There are various types of gate oxide film destruction. For example, breakdown (HBD: Hard Breakdown) that causes the MOSFET to suddenly fail during use, or breakdown (SBD) where the leakage current between the gate and the substrate is slight at the initial stage, but the gate leakage slightly increases with time. : Soft Breakdown, PBD: Progressive breakdown). These are called TDDB (Time-depent Dielectric Breakdown).
  • the TDDB deterioration varies depending on the length and area of the wiring connected to the gate of the MOSFET.
  • jitter occurs in the output of the ring oscillator due to external noise, which leads to measurement errors.
  • Noise causes further noise by negative feedback, and the noise generation band ranges from a low frequency of about 30 kHz to a high frequency of several GHz.
  • the jitter is about 300 psec to about 1 nsec at 3 ⁇ .
  • the jitter distribution is not always a Gaussian distribution.
  • the jitter may have a flat distribution due to impedance matching of the power source and the probe. Or it may become a discrete distribution by spurious.
  • the jitter is about 300 psec in terms of ⁇ . Further, the jitter value and the dispersion shape differ depending on the inductance value. Further, even if the output of the ring oscillator is divided and the frequency thereof is measured, it does not always indicate the average value of the oscillation frequency of the ring oscillator.
  • the jitter distribution varies depending on the mask pattern of the ring oscillator (for example, the difference in the antenna additional structure). Therefore, measurement errors occur due to differences in mask patterns, contact with the probe, power supply impedance, and the like.
  • Patent Document 2 detects or measures the characteristic deterioration of the MOSFET by a chain method, but has a problem that the control is complicated.
  • Patent Document 5 since the technique disclosed in Non-Patent Document 5 only detects temperature, there is a problem that even if BTI degradation can be detected, it is difficult to detect other TDDB degradation.
  • a semiconductor integrated circuit includes a first ring oscillator to which a stress voltage is applied, a second ring oscillator to which a stress voltage is not applied, an output of the first ring oscillator, and a second ring oscillator.
  • a phase comparator that receives the output of the ring oscillator and compares the phases thereof, and the first ring oscillator disconnects the ring connection of the first ring oscillator and outputs a predetermined node of the second ring oscillator.
  • a switch circuit for switching between the second connection states is provided.
  • the output phase difference of the first and second ring oscillators can be measured with high accuracy without being affected by jitter or the like. Therefore, the characteristic deterioration of the MOSFET in the first ring oscillator after being stressed can be measured with high accuracy.
  • the semiconductor integrated circuit outputs the current output from the first ring oscillator and the second ring oscillator when the supply of the power supply voltage to the first and second ring oscillators is stopped. It is assumed that a current comparator for comparing the current is provided.
  • the first and second ring oscillators can perform power supply voltage supply control independent of each other. Further, the first and second ring oscillators both stop oscillating when receiving a reset signal.
  • the first ring oscillator may have a gate capacitor corresponding to the antenna wiring included in the second ring oscillator.
  • the first and second ring oscillators may have the same shape of antenna wiring. According to these, it is possible to measure the characteristic deterioration of the MOSFET due to the antenna effect.
  • An electronic apparatus includes a plurality of semiconductor integrated circuits, a power supply voltage determination unit, and a power supply voltage supply unit.
  • Each of the plurality of semiconductor integrated circuits includes a ring oscillator and an inverter. It has a functional block including a chain, a phase comparator that receives the output of the functional block and the output of the ring oscillator, compares the phase of these outputs, and a comparator that compares the output of the phase comparator with a reference value.
  • the function block includes a first connection state in which the inverter chain is disconnected from the function block and connected to a predetermined node of the ring oscillator, and a second connection state in which the inverter chain is disconnected from the ring oscillator and connected to the function block.
  • the power supply voltage determining unit has a switch circuit for switching between connection states. The power supply voltage to be supplied to each of the plurality of semiconductor integrated circuits is determined on the basis of the comparison result of the comparator in the power supply voltage supply unit. A power supply voltage is supplied to each functional block.
  • the power supply voltage to be supplied to each semiconductor integrated circuit is adjusted based on the measurement result of the characteristic deterioration of the MOSFET of each semiconductor integrated circuit. Therefore, it is possible to extend the life of the electronic device, operate at high speed, reduce the size, and reduce power consumption.
  • MOSFET characteristic deterioration can be measured with high accuracy with a relatively simple circuit configuration.
  • FIG. 1 is a configuration diagram of a semiconductor integrated circuit according to the first embodiment.
  • FIG. 2 is a detailed configuration diagram of a portion composed of two ring oscillators.
  • FIG. 3 is a circuit configuration diagram of the tri-state inverter.
  • FIG. 4 is a circuit configuration diagram of the tri-state inverter.
  • FIG. 5 is a circuit configuration diagram of a phase comparison circuit in the phase comparator.
  • FIG. 6 is a circuit configuration diagram of a charge pump circuit in the phase comparator.
  • FIG. 7 is a timing chart of the semiconductor integrated circuit according to the first embodiment.
  • FIG. 8 is a diagram showing a simulation result of jitter of the input phase difference of the phase comparator.
  • FIG. 9 is a detailed configuration diagram of a portion composed of two ring oscillators when there is an antenna wiring.
  • FIG. 10 is a configuration diagram of a semiconductor integrated circuit according to the second embodiment.
  • FIG. 11 is a circuit configuration diagram of the current comparator.
  • FIG. 12 is a timing chart in the degradation measurement mode of the semiconductor integrated circuit according to the second embodiment.
  • FIG. 13 is a configuration diagram of an electronic apparatus according to the third embodiment.
  • FIG. 14 is a diagram showing a simulation result of a jitter spectrum when an inductance of 10 nH is added to the power supply of a 19-stage ring oscillator.
  • FIG. 15 is a diagram showing a simulation result of a jitter spectrum when an inductance of 1 nH is added to the power supply of a 19-stage ring oscillator.
  • FIG. 1 shows a configuration of a semiconductor integrated circuit according to the first embodiment.
  • Each of the ring oscillators 11 and 12 is composed of inverter rings having the same number of stages. Signals VDDs and VSSs are supplied to the ring oscillator 11 as a power supply voltage and a ground voltage, respectively. Signals VDDr and VSSr are supplied to the ring oscillator 12 as a power supply voltage and a ground voltage, respectively. Ring oscillators 11 and 12 both stop oscillating when receiving reset signal RST. As will be described later, the ring oscillator 11 may be supplied with a signal VDDs having a stress voltage higher than a normal power supply voltage. That is, the ring oscillator 11 is configured so that a stress voltage is applied, and the ring oscillator 12 is configured so that no stress voltage is applied.
  • the switch circuit 110 disconnects the ring connection of the ring oscillator 11 to connect a predetermined node of the ring oscillator 12 and a predetermined node of the ring oscillator 11, and the ring oscillator 11. And the ring oscillator 12 are disconnected to switch the second connection state in which the ring oscillator 11 is ring-connected. Specifically, the switch circuit 110 switches between the first connection state and the second connection state according to the signal VDDn.
  • FIG. 2 shows a detailed configuration of a portion composed of the ring oscillators 11 and 12.
  • the ring oscillator 11 is configured by connecting 17 inverters 111, a NAND gate 112 to which a reset signal RST is input, and a tristate inverter 113 controlled by a signal VDDn in a ring shape. Output OSC1.
  • the ring oscillator 12 is configured by connecting 18 inverters 121 and a NAND gate 122 to which a reset signal RST is input in a ring shape, and outputs an oscillation signal OSC 2 from a node 123.
  • both ring oscillators 11 and 12 can operate as a 19-stage ring oscillator.
  • the switch circuit 110 includes the tristate inverter 113 and the tristate inverter 115 described above.
  • the tristate inverter 115 is connected between the node 116 of the ring oscillator 11 and the node 124 of the ring oscillator 12.
  • 3 and 4 show circuit configurations of the tri-state inverters 113 and 115, respectively.
  • the tri-state inverter 113 When the signal VDDn is at a high potential, the tri-state inverter 113 is in an open state, the tri-state inverter 115 operates as an inverter, and the switch circuit 110 is in a first connection state.
  • the tri-state inverter 113 operates as an inverter, the tri-state inverter 115 is in an open state, and the switch circuit 110 is in a second connection state.
  • the phase comparator 13 receives the oscillation signals OSC1 and OSC2, compares these phases, and outputs a signal OUT indicating the phase comparison result.
  • Signals VDDn and VSSn are supplied to the phase comparator 13 as a power supply voltage and a ground voltage, respectively.
  • the phase comparator 13 generates a signal UP and DN (refer to FIG. 5) that indicate signals UP and DN indicating the early and late rise transition timing of the oscillation signal OSC2 with reference to the rise transition timing of the oscillation signal OSC2. It is composed of two charge pump circuits (see FIG. 6) that input and output current (ie, signal OUT) based on signals UP and DN.
  • MOSFET characteristic degradation is divided into four stages: (a) calibration of the phase comparator 13, (b) initial degradation measurement, (c) stress application, and (d) degradation measurement after stress application.
  • the following table shows the relationship between each operation mode and various signal voltages of the semiconductor integrated circuit according to the present embodiment.
  • the phase comparator 13 is calibrated to set a reference value for measuring the characteristic deterioration of the MOSFET in the subsequent stage.
  • the first stage is further divided into two stages. One is measurement of the signal OUT when the output phase difference between the ring oscillators 11 and 12 is maximum, and the other is measurement of the signal OUT when the output phase difference is zero.
  • the signals VDDr, VDDn, and RST are set to 1.8V, and the signal VDDs is set to 0V.
  • the ring oscillator 12 enters an oscillation state, while the ring oscillator 11 enters a stop state.
  • the output phase difference between the ring oscillators 11 and 12 is maximized, and the signal OUT is also maximized.
  • the reset signal RST is set to 0V.
  • the ring oscillator 12 is also stopped. Therefore, the output phase difference between the ring oscillators 11 and 12 is zero, and the signal OUT is minimum.
  • the characteristic deterioration of the MOSFET in the ring oscillator 11 at the initial stage, that is, before being subjected to stress is measured.
  • the signals VDDr, VDDs, VDDn, and RST are all set to 1.8V.
  • the ring oscillator 12 oscillates.
  • the ring connection of the ring oscillator 11 is cut, and the inverter chain which is a part of the component is connected to the ring oscillator 12. Therefore, the signal delay of the seven-stage inverter chain (see FIG.
  • the signals VDDs and RST are stress voltages higher than 1.8 V, which is a normal power supply voltage, and the signals VDDr and VDDn are not stressed by the ring oscillator 12 and the phase comparator 13. Thus, it is set to 0V. As a result, the ring oscillator 12 is stopped, while the ring oscillator 11 is oscillated under application of stress.
  • Signals VDDn and RST may have any waveform, and may be either DC or AC.
  • the characteristic deterioration of the MOSFET after the stress is applied is measured.
  • Various signal conditions are the same as those in the second stage. Note that when the transition from the third stage to the fourth stage is performed, the signal VDDs may remain at a high potential. By doing so, it is possible to measure the characteristic deterioration of the MOSFET on the fly.
  • the method of measuring the characteristic deterioration of the MOSFET using the output phase difference of the ring oscillators 11 and 12 as a scale is employed. Therefore, the measurement caused by the jitter of each of the ring oscillators 11 and 12 is employed. The error is negligible.
  • FIG. 8 shows the simulation result of the jitter of the input phase difference of the phase comparator 13. The phase difference jitter is only about 0.2 psec. Further, since both the ring oscillators 11 and 12 have the same probe contact, power supply impedance, etc., there are almost no measurement errors caused by them. Therefore, compared with the conventional ring oscillator system, the characteristic deterioration of the MOSFET can be measured with extremely high accuracy.
  • Each of the ring oscillators 11 and 12 may be configured such that a capacitor with a switch is connected to each node, and whether or not the capacitor is connected to each node by controlling the switch. As a result, it is possible to measure the characteristic deterioration of the MOSFET at different oscillation frequencies.
  • FIG. 9 is a detailed configuration diagram of a portion including the ring oscillators 11 and 12 in the case where the antenna wiring is provided.
  • Antenna wiring 117 is connected to various parts of the ring oscillator 11, and correspondingly, gate capacitors 125 are connected to various parts of the ring oscillator 12.
  • characteristic deterioration occurs in the gate electrode of the MOSFET due to the antenna effect.
  • the gate capacitor 125 does not deteriorate in characteristics due to the antenna effect, so that no deterioration in characteristics occurs in the gate electrode of the MOSFET. Therefore, by performing the first to fourth stages, it is possible to measure the deterioration of the MOSFET characteristics due to the antenna effect.
  • the BTI degradation of the gate capacitor 125 and the BTI degradation of the MOSFET can be made equal. This is effective when a material for suppressing BTI degradation is added to the MOSFET.
  • the gate length of the gate capacitor 125 is longer than the gate length of the MOSFETs constituting the ring oscillators 11 and 12, the BTI degradation of the gate capacitor 125 is made sufficiently small to be negligible compared to the BTI degradation of the MOSFET. be able to. This is effective when a material for suppressing BTI degradation is not added to the MOSFET.
  • the ring oscillator 12 may have an antenna wiring having the same shape as the antenna wiring 117 in the ring oscillator 11 instead of the gate capacitor 125. By doing so, it is possible to evaluate that a BTI stress is applied to one of two ring oscillators affected by the same antenna effect and a BTI stress is not applied to the other. As a result, it is possible to accurately grasp the difference in the deterioration amount due to the presence or absence of pure BTI stress.
  • FIG. 10 shows a configuration of a semiconductor integrated circuit according to the second embodiment.
  • the semiconductor integrated circuit according to the present embodiment is obtained by adding a current comparator 14 to the semiconductor integrated circuit according to the first embodiment.
  • a current comparator 14 to the semiconductor integrated circuit according to the first embodiment.
  • the current comparator 14 operates in response to the signal VDDm having a voltage higher than the signal VDDn, and when the supply of the power supply voltage to the ring oscillators 11 and 12 is stopped, the current output from the ring oscillator 11 and the ring oscillator The current output from 12 is compared.
  • FIG. 11 shows a circuit configuration of the current comparator 14.
  • the signals VDDn and OSC1 are input to the operational amplifier 1411.
  • the signal VDDm is connected to the source of the PMOSFET 1412, the output of the operational amplifier 1411 is connected to the gate, and the signal OSC1 is connected to the drain. That is, the step-down circuit 141 operates so that the signal VDDn and the signal OSC1 have the same potential.
  • the signals VDDn and OSC2 are input to the operational amplifier 1421.
  • a signal VDDm is connected to the source of the PMOSFET 1422, the output of the operational amplifier 1421 is connected to the gate, and the signal OSC2 is connected to the drain.
  • the step-down circuit 142 operates so that the signal VDDn and the signal OSC2 have the same potential.
  • the signal VDDm is connected to the source of the PMOSFET 1431, the gate is connected to the gate of the PMOSFET 1412, and the resistor 1432 is connected to the drain.
  • a current approximately proportional to the source-drain current of the PMOSFET 1412 flows through the PMOSFET 1431 and the resistor 1432.
  • the signal VDDm is connected to the source of the PMOSFET 1441, the gate is connected to the gate of the PMOSFET 1422, and the resistor 1442 is connected to the drain.
  • the operational amplifier 145 compares the voltage generated in the resistor 1432 with the voltage generated in the resistor 1442, and outputs a signal OUT2.
  • the output phases of the ring oscillators 11 and 12 are compared. It is not necessary to supply the signal VDDm to the current comparator 14 during the phase comparison.
  • a comparison is made between the current output from ring oscillator 11 and the current output from ring oscillator 12 in a state in which signals VDDr and VDDs are opened and supply of power supply voltage to ring oscillators 11 and 12 is stopped. Do.
  • the signal VDDm is supplied to the current comparator 14.
  • the current comparison is further divided into a comparison in a state where the ring oscillators 11 and 12 are oscillated and a comparison in a state where the ring oscillators are stopped.
  • the former is performed by setting the reset signal RST to a high potential, and the latter is performed by setting the reset signal RST to a low potential.
  • the output current difference during operation of the ring oscillators 11 and 12 and the output current difference during stop can be measured. Since the increase / decrease in the gate leakage current can be measured by comparing the current at the time of stopping, it can be determined whether the characteristic deterioration of the MOSFET is due to TDDB deterioration or BTI deterioration.
  • FIG. 13 shows a configuration of an electronic apparatus according to the third embodiment.
  • the semiconductor integrated circuits 10_1, 10_2, and 10_3 are a system-on-chip, a microprocessor, a processing element in the chip, and the like.
  • Each semiconductor integrated circuit 10 includes a ring oscillator 12, a phase comparator 13, a functional block 15, and a comparator 16. Among these, the ring oscillator 12 and the phase comparator 13 are as described above.
  • the signals VDDs1, VDDs2, and VDDs3 are input as power supply voltages to the functional block 15 of each semiconductor integrated circuit 10, respectively.
  • the phase comparator 13 receives the oscillation signal OSC2 of the ring oscillator 12 and the oscillation signal OSC1 of the functional block 15, compares these phases, and outputs a signal OUT indicating the phase comparison result.
  • the comparator 16 compares the signal OUT output from the phase comparator 13 with the reference value 17.
  • the functional block 15 includes an inverter chain 151.
  • the switch circuit 152 includes a first connection state in which the inverter chain 151 is disconnected from the functional block 15 and connected to a predetermined node of the ring oscillator 12, and the inverter chain 151 is disconnected from the ring oscillator 12 and connected to the functional block 15.
  • the second connection state is switched. Specifically, the switch circuit 152 switches between the first connection state and the second connection state according to the reset signal RST.
  • the reset signal RST When the reset signal RST is activated, the inverter chain 151 is disconnected from the functional block 15 and connected to the ring oscillator 12, and each semiconductor integrated circuit 10 enters the deterioration measurement mode.
  • the reset signal RST may be controlled by a timer (not shown) or the like so as to switch between active / inactive at regular intervals.
  • the power supply voltage determination unit 101 receives the output of the comparator 16 of each semiconductor integrated circuit 10 and determines the characteristic deterioration of the MOSFET of each semiconductor integrated circuit 10. Based on the determination result, the power supply voltage to be supplied to each semiconductor integrated circuit 10 is determined.
  • the power supply voltage determination unit 101 may be configured with either hardware or software.
  • the power supply voltage supply unit 102 adjusts the voltages of the signals VDDs1 to VDDs3 in accordance with the determination of the power supply voltage determination unit 101 and supplies the adjusted voltages to the functional blocks of each semiconductor integrated circuit 10. For example, when it is determined that the characteristic deterioration of the MOSFET of the semiconductor integrated circuit 10_1 is larger than that of the other semiconductor integrated circuit 10, the voltage of the signal VDDs1 is lowered or set to 0V.
  • the voltage of the signal VDDs1 is returned to the normal power supply voltage, or the power to be supplied to the functional block 15 of another semiconductor integrated circuit 10 Reduce the voltage.
  • the power supply voltage supplied to the functional block 15 of each semiconductor integrated circuit 10 is adjusted according to the characteristic deterioration of the MOSFET of each semiconductor integrated circuit 10. Thereby, BTI degradation is relieved and the product life of an electronic device can be extended.
  • the power supply voltage of the functional block 15 can be maintained high, so that high speed operation is possible.
  • the size of the MOSFET constituting each semiconductor integrated circuit 10 can be reduced. Thereby, each semiconductor integrated circuit 10 can be reduced in size and power consumption.
  • the semiconductor integrated circuit according to the present invention can measure the characteristic deterioration of the MOSFET with high accuracy with a relatively simple circuit configuration, the battery-driven product for IC cards and mobile applications, such as notebook PCs and mobile phones It is useful for portable music players and the like.

Abstract

　半導体集積回路は、ストレス電圧が印加される第１のリングオシレータ（１１）と、ストレス電圧が印加されない第２のリングオシレータ（１２）と、第１のリングオシレータの出力および第２のリングオシレータの出力を受け、これらの位相を比較する位相比較器（１３）とを備えている。第１のリングオシレータ（１１）は、第１のリングオシレータのリング接続を切断して第２のリングオシレータの所定のノードと第１のリングオシレータの所定のノードとが接続される第１の接続状態と、第１のリングオシレータと第２のリングオシレータとの接続を切断して第１のリングオシレータがリング接続される第２の接続状態とを切り替えるスイッチ回路（１１０）を有する。

Description

半導体集積回路および電子機器
　本発明は、半導体集積回路および電子装置に関し、特に、半導体集積回路を構成するＭＯＳＦＥＴの特性劣化の測定に関する。
　半導体製造の微細化技術の進歩により、半導体集積回路内のＭＯＳＦＥＴのゲート長は数十ｎｍにまで短くなり、ゲート酸化膜厚は２ｎｍ以下になりつつある。最新のＭＯＳＦＥＴは、ゲート酸化膜に高誘電体材料を用いたり、ゲート電極にメタル電極を採用したりすることで、高電流、低リーク電流を実現している。
　一方で、このような微細化ＭＯＳＦＥＴの信頼性が問題となりつつある。一つは、ＭＯＳＦＥＴの電流特性の劣化である。すなわち、ＭＯＳＦＥＴを使用することにより、電流量が少なくなる現象である。このメカニズムを解明するために、さまざまな評価方法で解析が行われている（例えば、非特許文献１－４参照）。
　微細化ＣＭＯＳプロセスの顕著な特性劣化として、ＢＴＩ(Bias Temperature Instability)劣化とDielectric Breakdown劣化がある。ＢＴＩ劣化はさらに２種類に分類される。ＮＢＴＩ（Negative Bias Temperature Instability）劣化とＰＢＴＩ（Positive Bias Temperature Instability）劣化である。ＮＢＴＩ劣化は、基板電位がゲート電位に対してバックバイアスとなっている状態でチップの温度が高まると、トランジスタのしきい値電圧の絶対値が次第に大きくなっていき、時間が経つにつれてトランジスタの速度が遅くなる現象をいう。ＰＢＴＩ劣化は、基板電位がゲート電位に対してフォワードバイアスとなっている状態でチップの温度が高まると、トランジスタのしきい値電圧の絶対値が次第に大きくなっていき、時間が経つにつれてトランジスタの速度が遅くなる現象をいう。
　Dielectric Breakdown劣化は、ゲート酸化膜の破壊を原因とするものである。ゲート酸化膜の破壊にはさまざまな種類がある。例えば、ＭＯＳＦＥＴが使用中に突然動作しなくなるような破壊（HBD:Hard Breakdown）や、初期段階ではゲートと基板間のリーク電流がわずかであるが時間とともにゲートリークが若干増大するような破壊（SBD:Soft Breakdown, PBD:Progressive breakdown）がある。これらはＴＤＤＢ（Time-depent Dielectric Breakdown）と呼ばれる。ＭＯＳＦＥＴのゲートに接続された配線の長さや面積によってもＴＤＤＢ劣化は異なる。また、配線形成において、ＣＶＤやＰＶＤで薄膜を形成した後にＣＭＰ（Chemical Mechanical Polishing）などで配線表面を平坦化すると、配線が帯電してゲート電極に影響を与える。これはアンテナ効果と呼ばれる。実際の半導体集積回路では、タスクを分散してＭＯＳＦＥＴの特性劣化を起きにくくしたり、あるいはＭＯＳＦＥＴの特性劣化を検知あるいは測定して然るべき処置を施している（例えば、特許文献１－２および非特許文献５参照）。
特願２００４－２２５５０６号公報 特願２００６－３２９６９９号公報 Mahapatra S., Alam M.A., "A predictive reliability model for PMOS bias temperature　degradation," Electron Devices, International Electron Devices Meeting 2002, pp.505-508 V. Reddy, A. Krishnan, A. Marshal, et al., "Impact of negative bias temperature instability on digital circuit reliability," IRPS, 2002, pp.248-254 G.Ribes, et al., "Review on High-K dielectrics reliability issues," Device and Materials Reliability, IEEE Transactions on Volume 5, Issue 1, March 2005, pp.5-19 T.Kim, et al., "Silicon Odometer: An On-Chip Reliability Monitor for Measuring Frequency Degradation of Digital Circuits," Symposium on VLSI Circuits Digest of Technical Papers, 2007, pp.122-123 A. Leon, et al., "A Power-Efficient High-Throughput 32-Thread SPARC Processor," ISSCC 2006 S5.1, 641, pp.98-99
　ＭＯＳＦＥＴの特性劣化を検知あるいは測定する方法として、（１）リングオシレータの周波数を検知する方法（例えば、非特許文献４参照）と、（２）フリップフロップを用いて構成した論理チェーンの遅延時間が所定のクロック周期内か否かを検出する方法（例えば、特許文献２参照）とがある。これらの方法には以下のような問題点がある。
　リングオシレータ方式の場合、外部ノイズによりリングオシレータの出力にジッターが発生し、それが測定誤差につながる。ノイズは負帰還によりさらなるノイズを生み、ノイズの発生帯域は３０ｋＨｚ程度の低周波から数ＧＨｚの高周波まで及ぶ。経験的な測定ではジッターは３σで約３００ｐｓｅｃ～１ｎｓｅｃ程度である。また、ジッターの分布はガウス分布になるとは限らない。例えば、電源やプローブのインピーダンス整合などによりジッターは偏平な分布になることがある。あるいは、スプリアスによって離散的な分布になることもある。図１４および図１５は、それぞれ、１９段のリングオシレータの電源に１０ｎＨおよび１ｎＨのインダクタンスを付加したときのジッタースペクトラムのシミュレーション結果を示す。これらシミュレーション結果から、ジッターはσ換算で約３００ｐｓｅｃ程度存在することがわかる。また、インダクタンス値によってジッター値および分散形状が異なっている。また、リングオシレータの出力を分周してその周波数を測定しても、それはリングオシレータの発振周波数の平均値を示すとは限らない。リングオシレータのマスクパターンの違い（例えば、アンテナ付加構造の違いなど）によってもジッター分布はばらつく。したがって、マスクパターンの差異、プローブとの接触、電源インピーダンスなどにより測定誤差が生じる。
　一方、チェーン方式の場合、ＭＯＳＦＥＴの特性劣化を高精度に検知あるいは測定するにはクロック信号周期を細粒度に変化させる回路が必要である。この回路は、通常のデジタル回路では素子ばらつきなどにより実現不可能であり、フィードバック機能を有するＤＬＬ回路で構成する必要がある。しかし、ＤＬＬ回路を搭載すると、回路面積のオーバーヘッドが増大するうえ、制御が複雑となる。
　また、上述したように、ＭＯＳＦＥＴの特性劣化を検知あるいは測定して然るべき処置を施しているものがある。例えば、特許文献２に開示された技術は、チェーン方式でＭＯＳＦＥＴの特性劣化を検知あるいは測定しているが、制御が複雑であるという問題がある。また、非特許文献５に開示された技術は、温度を検知するだけであるため、ＢＴＩ劣化は検知できても他のＴＤＤＢ劣化の検知が困難であるという問題がある。
　上記問題に鑑み、本発明は、比較的簡単な回路構成でＭＯＳＦＥＴの特性劣化を高精度に測定することを課題とする。
　上記課題を解決するために本発明によって次のような手段を講じた。すなわち、本発明の一態様に係る半導体集積回路は、ストレス電圧が印加される第１のリングオシレータと、ストレス電圧が印加されない第２のリングオシレータと、第１のリングオシレータの出力および第２のリングオシレータの出力を受け、これらの位相を比較する位相比較器とを備えており、第１のリングオシレータは、第１のリングオシレータのリング接続を切断して第２のリングオシレータの所定のノードと第１のリングオシレータの所定のノードとが接続される第１の接続状態と、第１のリングオシレータと第２のリングオシレータとの接続を切断して第１のリングオシレータがリング接続される第２の接続状態とを切り替えるスイッチ回路を有する。
　これによると、第１および第２のリングオシレータの出力位相差はジッターなどに影響を受けずに高精度に測定することができる。したがって、ストレスを受けた後の第１のリングオシレータにおけるＭＯＳＦＥＴの特性劣化を高精度に測定することができる。
　好ましくは、上記半導体集積回路は、第１および第２のリングオシレータへの電源電圧の供給が停止されているとき、第１のリングオシレータから出力される電流と第２のリングオシレータから出力される電流とを比較する電流比較器を備えているものとする。
　これによると、電源電圧の供給が停止されているときの第１および第２のリングオシレータの出力電流差を測定することができ、ＭＯＳＦＥＴの特性劣化によるゲートリーク電流を測定することができる。したがって、ＭＯＳＦＥＴの特性劣化が、ＴＤＤＢ劣化によるものかあるいはＢＴＩ劣化によるものかを判別することができる。
　具体的には、第１および第２のリングオシレータは、互いに独立した電源電圧供給制御が可能である。また、第１および第２のリングオシレータは、いずれも、リセット信号を受けると発振動作を停止する。
　また、第１のリングオシレータは、第２のリングオシレータが有するアンテナ配線に相当するゲートキャパシタを有していてもよい。あるいは、第１および第２のリングオシレータは、互いに同じ形状のアンテナ配線を有していてもよい。これらによると、アンテナ効果に由来するＭＯＳＦＥＴの特性劣化を測定することができる。
　また、本発明の別態様に係る電子機器は、複数の半導体集積回路と、電源電圧決定部と、電源電圧供給部とを備えており、複数の半導体集積回路のそれぞれは、リングオシレータと、インバータチェーンを含む機能ブロックと、機能ブロックの出力およびリングオシレータの出力を受け、これら出力の位相を比較する位相比較器と、位相比較器の出力と基準値とを比較する比較器とを有するものであり、機能ブロックは、インバータチェーンが機能ブロックから切断されてリングオシレータの所定のノードに接続される第１の接続状態と、インバータチェーンがリングオシレータから切断されて機能ブロックに接続される第２の接続状態とを切り替えるスイッチ回路を有するものであり、電源電圧決定部は、複数の半導体集積回路のそれぞれにおける比較器の比較結果に基づいて、複数の半導体集積回路のそれぞれに供給すべき電源電圧を決定するものであり、電源電圧供給部は、電源電圧決定部の決定に従って、複数の半導体集積回路のそれぞれにおける機能ブロックに電源電圧を供給するものである。
　これによると、各半導体集積回路のＭＯＳＦＥＴの特性劣化の測定結果に基づいて、各半導体集積回路に供給すべき電源電圧が調整される。したがって、電子機器の長寿命化、高速動作、小型化、低消費電力化が可能となる。
　本発明によると、比較的簡単な回路構成でＭＯＳＦＥＴの特性劣化を高精度に測定することができる。
図１は、第１の実施形態に係る半導体集積回路の構成図である。 図２は、二つのリングオシレータからなる部分の詳細な構成図である。 図３は、トライステートインバータの回路構成図である。 図４は、トライステートインバータの回路構成図である。 図５は、位相比較器における位相比較回路の回路構成図である。 図６は、位相比較器におけるチャージポンプ回路の回路構成図である。 図７は、第１の実施形態に係る半導体集積回路のタイミングチャートである。 図８は、位相比較器の入力位相差のジッターのシミュレーション結果を示す図である。 図９は、アンテナ配線ありの場合の二つのリングオシレータからなる部分の詳細な構成図である。 図１０は、第２の実施形態に係る半導体集積回路の構成図である。 図１１は、電流比較器の回路構成図である。 図１２は、第２の実施形態に係る半導体集積回路の劣化測定モードでのタイミングチャートである。 図１３は、第３の実施形態に係る電子機器の構成図である。 図１４は、１９段のリングオシレータの電源に１０ｎＨのインダクタンスを付加したときのジッタースペクトラムのシミュレーション結果を示す図である。 図１５は、１９段のリングオシレータの電源に１ｎＨのインダクタンスを付加したときのジッタースペクトラムのシミュレーション結果を示す図である。
符号の説明
１０　　半導体集積回路
１１　　リングオシレータ（第１のリングオシレータ）
１２　　リングオシレータ（第２のリングオシレータ）
１３　　位相比較器
１４　　電流比較器
１５　　機能ブロック
１６　　比較器
１０１　電源電圧決定部
１０２　電源電圧供給部
１１０　スイッチ回路
１１７　アンテナ配線
１２５　ゲートキャパシタ
１５２　スイッチ回路
　以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
　《第１の実施形態》
　図１は、第１の実施形態に係る半導体集積回路の構成を示す。リングオシレータ１１および１２は、それぞれ、同じ段数のインバータリングで構成されている。リングオシレータ１１には信号ＶＤＤｓおよびＶＳＳｓが電源電圧およびグランド電圧としてそれぞれ供給される。リングオシレータ１２には信号ＶＤＤｒおよびＶＳＳｒが電源電圧およびグランド電圧としてそれぞれ供給される。リングオシレータ１１および１２は、いずれも、リセット信号ＲＳＴを受けると発振動作を停止する。なお、後述するように、リングオシレータ１１には通常の電源電圧よりも高いストレス電圧の信号ＶＤＤｓが供給されることがある。すなわち、リングオシレータ１１はストレス電圧が印加されるように構成され、リングオシレータ１２はストレス電圧が印加されないように構成されている。
　リングオシレータ１１において、スイッチ回路１１０は、リングオシレータ１１のリング接続を切断してリングオシレータ１２の所定のノードとリングオシレータ１１の所定のノードとが接続される第１の接続状態と、リングオシレータ１１とリングオシレータ１２との接続を切断してリングオシレータ１１がリング接続される第２の接続状態とを切り替える。具体的には、スイッチ回路１１０は、信号ＶＤＤｎに応じて第１の接続状態と第２の接続状態とを切り替える。
　図２は、リングオシレータ１１および１２からなる部分の詳細な構成を示す。リングオシレータ１１は、１７個のインバータ１１１、リセット信号ＲＳＴが入力されるＮＡＮＤゲート１１２、および信号ＶＤＤｎによって制御されるトライステートインバータ１１３がリング状に接続されて構成されており、ノード１１４から発振信号ＯＳＣ１を出力する。リングオシレータ１２は、１８個のインバータ１２１、およびリセット信号ＲＳＴが入力されるＮＡＮＤゲート１２２がリング状に接続されて構成されており、ノード１２３から発振信号ＯＳＣ２を出力する。このように、リングオシレータ１１および１２は、いずれも、１９段のリングオシレータとして動作可能となっている。
　スイッチ回路１１０は、上記のトライステートインバータ１１３、およびトライステートインバータ１１５で構成されている。トライステートインバータ１１５は、リングオシレータ１１のノード１１６とリングオシレータ１２のノード１２４との間に接続されている。図３および図４は、それぞれ、トライステートインバータ１１３および１１５の回路構成を示す。信号ＶＤＤｎが高電位のとき、トライステートインバータ１１３は開放状態となるとともにトライステートインバータ１１５はインバータとして動作して、スイッチ回路１１０は第１の接続状態となる。一方、信号ＶＤＤｎが低電位のとき、トライステートインバータ１１３はインバータとして動作するとともにトライステートインバータ１１５は開放状態となり、スイッチ回路１１０は第２の接続状態となる。
　図１に戻り、位相比較器１３は、発振信号ＯＳＣ１およびＯＳＣ２を受け、これらの位相を比較して位相比較結果を示す信号ＯＵＴを出力する。位相比較器１３には信号ＶＤＤｎおよびＶＳＳｎが電源電圧およびグランド電圧としてそれぞれ供給される。具体的には、位相比較器１３は、発振信号ＯＳＣ２の立ち上がり遷移タイミングを基準として発振信号ＯＳＣ２の立ち上がり遷移タイミングの早遅を示す信号ＵＰおよびＤＮを生成する位相比較回路（図５参照）、および信号ＵＰおよびＤＮに基づいて電流（すなわち、信号ＯＵＴ）を出入するチャージポンプ回路（図６参照）の二つで構成されている。
　次に、本実施形態に係る半導体集積回路によるＭＯＳＦＥＴの特性劣化の測定について図７のタイミングチャートを参照しながら説明する。ＭＯＳＦＥＴの特性劣化の測定は、（ａ）位相比較器１３の校正、（ｂ）初期の劣化測定、（ｃ）ストレスの印加、および（ｄ）ストレス印加後の劣化測定の４つのステージに分かれる。次表は、本実施形態に係る半導体集積回路の各動作モードと各種信号電圧との関係を示す。
Figure JPOXMLDOC01-appb-T000001
　第１ステージでは、後のステージでＭＯＳＦＥＴの特性劣化を測定するうえでの基準値を設定するために位相比較器１３の校正が実施される。第１ステージはさらに二つのステージに分かれる。一つはリングオシレータ１１および１２の出力位相差が最大のときの信号ＯＵＴの測定であり、もう一つは出力位相差がゼロのときの信号ＯＵＴの測定である。具体的には、前者の測定の際には、信号ＶＤＤｒ、ＶＤＤｎおよびＲＳＴは１．８Ｖに、信号ＶＤＤｓは０Ｖに設定される。これにより、リングオシレータ１２は発振状態となる一方、リングオシレータ１１は停止状態となる。したがって、リングオシレータ１１および１２の出力位相差は最大となり、信号ＯＵＴもまた最大となる。一方、後者の測定の際には、リセット信号ＲＳＴが０Ｖに設定される。これにより、リングオシレータ１２も停止状態となる。したがって、リングオシレータ１１および１２の出力位相差はゼロとなり、信号ＯＵＴは最小となる。
　第２ステージでは、初期、すなわち、ストレスを受ける前のリングオシレータ１１におけるＭＯＳＦＥＴの特性劣化が測定される。具体的には、第２ステージでは、信号ＶＤＤｒ、ＶＤＤｓ、ＶＤＤｎおよびＲＳＴはいずれも１．８Ｖに設定される。これにより、リングオシレータ１２は発振する。一方、リングオシレータ１１はリング接続が切断され、その構成要素の一部であるインバータチェーンがリングオシレータ１２に接続された状態となる。したがって、リングオシレータ１１における、トライステートインバータ１１５およびノード１１６からノード１１４までの６個のインバータ１１１からなる７段のインバータチェーン（図２参照）の信号遅延と、リングオシレータ１２における、ノード１２４からノード１２３までの７個のインバータ１２１からなる７段のインバータチェーン（図２参照）の信号遅延との差が、リングオシレータ１１および１２の出力位相差となる。そして、信号ＯＵＴはその出力位相差に応じた値となる。
　第３ステージでは、リングオシレータ１１にストレスが印加される。具体的には、第３ステージでは、信号ＶＤＤｓおよびＲＳＴは通常の電源電圧である１．８Ｖよりも高いストレス電圧に、信号ＶＤＤｒおよびＶＤＤｎは、リングオシレータ１２および位相比較器１３がストレスを受けないように、０Ｖに設定される。これにより、リングオシレータ１２は停止状態となる一方、リングオシレータ１１はストレス印加下で発振状態となる。なお、信号ＶＤＤｎおよびＲＳＴはどのような波形であってもよく、また、ＤＣおよびＡＣのいずれであってもよい。
　第４ステージでは、ストレス印加後のＭＯＳＦＥＴの特性劣化が測定される。各種信号の条件は第２ステージと同じである。なお、第３ステージから第４ステージに遷移する際に、信号ＶＤＤｓは高電位のままであってもよい。こうすることによりオンザフライでのＭＯＳＦＥＴの特性劣化が測定可能となる。
　以上のように本実施形態では、リングオシレータ１１および１２の出力位相差を尺度としてＭＯＳＦＥＴの特性劣化を測定するという方法を採用しているため、リングオシレータ１１および１２のそれぞれのジッターに起因する測定誤差はごくわずかである。図８は、位相比較器１３の入力位相差のジッターのシミュレーション結果を示す。位相差のジッターはわずか０．２ｐｓｅｃ程度しかない。また、リングオシレータ１１および１２ともに、プローブの接触、電源インピーダンスなどは同じであるため、これらに起因する測定誤差もほとんどない。したがって、従来のリングオシレータ方式と比較して、ＭＯＳＦＥＴの特性劣化を非常に高精度に測定することができる。また、本実施形態によると、スイッチ１１０を制御するだけで高精度なＭＯＳＦＥＴの特性劣化の測定が実現できる。したがって、従来のチェーン方式と比較して、クロック位相生成回路などの複雑な回路を設けなくてよくなる分、より小さな回路構成にすることができる。
　なお、発振信号ＯＳＣ２を分周器などで分周してその周波数を測定することで位相差の時間がより明確となる。また、リングオシレータ１１および１２のそれぞれにおいて、各ノードにスイッチ付き容量を接続し、そのスイッチを制御して各ノードに容量を接続するか否かを切り替えるような構成にしてもよい。これにより、異なる発振周波数でＭＯＳＦＥＴの特性劣化を測定することが可能となる。
　《変形例》
　リングオシレータ１１のノードにアンテナ配線が接続されている場合には、リングオシレータ１２の対応するノードにそのアンテナ配線と同じ容量のゲートキャパシタを接続しておけばよい。図９は、アンテナ配線ありの場合のリングオシレータ１１および１２からなる部分の詳細な構成図である。リングオシレータ１１の各所にアンテナ配線１１７が接続されており、それに対応して、リングオシレータ１２の各所にゲートキャパシタ１２５が接続されている。リングオシレータ１１については、アンテナ効果によりＭＯＳＦＥＴのゲート電極に特性劣化が生じる。一方、リングオシレータ１２のＭＯＳＦＥＴについては、ゲートキャパシタ１２５はアンテナ効果によって特性劣化しないため、ＭＯＳＦＥＴのゲート電極に特性劣化は生じない。したがって、上記の第１～第４ステージを実施することにより、アンテナ効果に由来するＭＯＳＦＥＴの特性劣化を測定することができる。
　ゲートキャパシタ１２５のゲート長とリングオシレータ１１および１２を構成するＭＯＳＦＥＴのゲート長とを等しくした場合、ゲートキャパシタ１２５のＢＴＩ劣化とＭＯＳＦＥＴのＢＴＩ劣化とを等しくすることができる。これは、ＭＯＳＦＥＴにＢＴＩ劣化を抑制する材料を追加する場合に有効である。一方、ゲートキャパシタ１２５のゲート長をリングオシレータ１１および１２を構成するＭＯＳＦＥＴのゲート長よりも長くした場合、ゲートキャパシタ１２５のＢＴＩ劣化をＭＯＳＦＥＴのＢＴＩ劣化と比較して無視できる程度に十分に小さくすることができる。これは、ＭＯＳＦＥＴにＢＴＩ劣化を抑制する材料を追加しない場合に有効である。
　なお、リングオシレータ１２は、ゲートキャパシタ１２５に代えて、リングオシレータ１１におけるアンテナ配線１１７と同じ形状のアンテナ配線を有していてもよい。こうすることで、同様のアンテナ効果の影響を受けた二つのリングオシレータの一方にはＢＴＩストレスを印加し、他方にはＢＴＩストレスを印加しないといった評価を行うことができる。これにより、純粋なＢＴＩストレス有無による劣化量の差を正確に把握することが可能となる。
　《第２の実施形態》
　図１０は、第２の実施形態に係る半導体集積回路の構成を示す。本実施形態に係る半導体集積回路は、第１の実施形態に係る半導体集積回路に電流比較器１４を追加したものである。以下、第１の実施形態と異なる点について説明する。
　電流比較器１４は、信号ＶＤＤｎよりも高い電圧の信号ＶＤＤｍを受けて動作し、リングオシレータ１１および１２への電源電圧の供給が停止されているとき、リングオシレータ１１から出力される電流とリングオシレータ１２から出力される電流とを比較する。
　図１１は、電流比較器１４の回路構成を示す。降圧回路１４１において、オペアンプ１４１１には信号ＶＤＤｎおよびＯＳＣ１が入力される。ＰＭＯＳＦＥＴ１４１２のソースには信号ＶＤＤｍが接続され、ゲートにはオペアンプ１４１１の出力が接続され、ドレインには信号ＯＳＣ１が接続される。すなわち、降圧回路１４１は、信号ＶＤＤｎと信号ＯＳＣ１とを同電位にするように動作する。同様に、降圧回路１４２において、オペアンプ１４２１には信号ＶＤＤｎおよびＯＳＣ２が入力される。ＰＭＯＳＦＥＴ１４２２のソースには信号ＶＤＤｍが接続され、ゲートにはオペアンプ１４２１の出力が接続され、ドレインには信号ＯＳＣ２が接続される。すなわち、降圧回路１４２は、信号ＶＤＤｎと信号ＯＳＣ２とを同電位にするように動作する。電流電圧変換回路１４３において、ＰＭＯＳＦＥＴ１４３１のソースには信号ＶＤＤｍが接続され、ゲートはＰＭＯＳＦＥＴ１４１２のゲートと接続され、ドレインには抵抗１４３２が接続される。ＰＭＯＳＦＥＴ１４３１および抵抗１４３２にはＰＭＯＳＦＥＴ１４１２のソース－ドレイン電流にほぼ比例した電流が流れる。同様に、電流電圧変換回路１４４において、ＰＭＯＳＦＥＴ１４４１のソースには信号ＶＤＤｍが接続され、ゲートはＰＭＯＳＦＥＴ１４２２のゲートと接続され、ドレインには抵抗１４４２が接続される。ＰＭＯＳＦＥＴ１４４１および抵抗１４４２にはＰＭＯＳＦＥＴ１４２２のソース－ドレイン電流にほぼ比例した電流が流れる。オペアンプ１４５は、抵抗１４３２に生じた電圧と抵抗１４４２に生じた電圧とを比較して信号ＯＵＴ２を出力する。
　次に、本実施形態に係る半導体集積回路の劣化測定モードでの動作について図１２のタイミングチャートを参照しながら説明する。まず、リングオシレータ１１および１２の出力位相比較を行う。位相比較を行っている間は電流比較器１４に信号ＶＤＤｍを供給する必要はない。次に、信号ＶＤＤｒおよびＶＤＤｓを開放状態にしてリングオシレータ１１および１２への電源電圧の供給を停止した状態で、リングオシレータ１１から出力される電流とリングオシレータ１２から出力される電流との比較を行う。電流比較を行っている間は電流比較器１４に信号ＶＤＤｍを供給する。電流比較は、さらに、リングオシレータ１１および１２を発振させた状態での比較、および停止させた状態での比較の二つに分かれる。前者はリセット信号ＲＳＴを高電位にして、後者はリセット信号ＲＳＴを低電位にして行う。電流比較が終わると電流比較器１４に信号ＶＤＤｍを供給する必要はないため、信号ＶＤＤｍを開放状態にする。
　以上のように本実施形態では、リングオシレータ１１および１２の動作時の出力電流差および停止時の出力電流差を測定することができる。停止時の電流比較によってゲートリーク電流の増減を測定することができるため、ＭＯＳＦＥＴの特性劣化が、ＴＤＤＢ劣化によるものかあるいはＢＴＩ劣化によるものかを判別することができる。
　《第３の実施形態》
　図１３は、第３の実施形態に係る電子機器の構成を示す。半導体集積回路１０＿１、１０＿２および１０＿３は、システムオンチップ、マイクロプロセッサ、チップ内のプロセシングエレメントなどである。各半導体集積回路１０は、リングオシレータ１２、位相比較器１３、機能ブロック１５および比較器１６を備えている。このうち、リングオシレータ１２および位相比較器１３はすでに説明したとおりである。
　各半導体集積回路１０の機能ブロック１５には信号ＶＤＤｓ１、ＶＤＤｓ２およびＶＤＤｓ３が電源電圧としてそれぞれ入力される。位相比較器１３は、リングオシレータ１２の発振信号ＯＳＣ２および機能ブロック１５の発振信号ＯＳＣ１を受け、これらの位相を比較して位相比較結果を示す信号ＯＵＴを出力する。比較器１６は、位相比較器１３から出力される信号ＯＵＴと基準値１７とを比較する。機能ブロック１５はインバータチェーン１５１を含んでいる。スイッチ回路１５２は、インバータチェーン１５１が機能ブロック１５から切断されてリングオシレータ１２の所定のノードに接続される第１の接続状態と、インバータチェーン１５１がリングオシレータ１２から切断されて機能ブロック１５に接続される第２の接続状態とを切り替える。具体的には、スイッチ回路１５２は、リセット信号ＲＳＴに応じて第１の接続状態と第２の接続状態とを切り替える。リセット信号ＲＳＴが活性化すると、インバータチェーン１５１は機能ブロック１５から切断されてリングオシレータ１２に接続され、各半導体集積回路１０は劣化測定モードとなる。なお、リセット信号ＲＳＴは、図示しないタイマーなどで制御して一定時間ごとに活性／非活性が切り替わるようにするとよい。
　電源電圧決定部１０１は、各半導体集積回路１０の比較器１６の出力を受け、各半導体集積回路１０のＭＯＳＦＥＴの特性劣化を判定する。そして、その判定結果に基づいて、各半導体集積回路１０に供給すべき電源電圧を決定する。電源電圧決定部１０１は、ハードウェアおよびソフトウェアのいずれで構成してもよい。電源電圧供給部１０２は、電源電圧決定部１０１の決定に従って、信号ＶＤＤｓ１～ＶＤＤｓ３の電圧を調整して各半導体集積回路１０の機能ブロックに供給する。例えば、半導体集積回路１０＿１のＭＯＳＦＥＴの特性劣化が他の半導体集積回路１０と比べて大きいと判定された場合には、信号ＶＤＤｓ１の電圧を下げる、あるいは０Ｖにする。その後、半導体集積回路１０＿１のＭＯＳＦＥＴの特性劣化が改善されたと判定された場合には、信号ＶＤＤｓ１の電圧を通常の電源電圧に戻す、あるいは他の半導体集積回路１０の機能ブロック１５に供給すべき電源電圧を下げる。
　以上のように本実施形態では、各半導体集積回路１０のＭＯＳＦＥＴの特性劣化に応じて各半導体集積回路１０の機能ブロック１５に供給される電源電圧が調整される。これにより、ＢＴＩ劣化が緩和され、電子機器の製品寿命を延ばすことができる。また、半導体集積回路１０が単体で動作するときには機能ブロック１５の電源電圧を高く維持することができるため、高速動作が可能である。また、各半導体集積回路１０の設計時に遅延劣化マージンなどを削減することができるため、各半導体集積回路１０を構成するＭＯＳＦＥＴのサイズを小さくすることができる。これにより、各半導体集積回路１０の小型化、低消費電力化が可能となる。
　本発明に係る半導体集積回路は、比較的簡単な回路構成でＭＯＳＦＥＴの特性劣化を高精度に測定することができるため、ＩＣカードやモバイル用途向けのバッテリ駆動の製品、例えば、ノートＰＣ、携帯電話機、携帯音楽プレーヤなどに有用である。

Claims (7)

  1. 　ストレス電圧が印加される第１のリングオシレータと、
    　前記ストレス電圧が印加されない第２のリングオシレータと、
    　前記第１のリングオシレータの出力および前記第２のリングオシレータの出力を受け、これらの位相を比較する位相比較器とを備え、
    　前記第１のリングオシレータは、前記第１のリングオシレータのリング接続を切断して前記第２のリングオシレータの所定のノードと前記第１のリングオシレータの所定のノードとが接続される第１の接続状態と、前記第１のリングオシレータと前記第２のリングオシレータとの接続を切断して前記第１のリングオシレータがリング接続される第２の接続状態とを切り替えるスイッチ回路を有する
    ことを特徴とする半導体集積回路。
  2. 請求項１の半導体集積回路において、
    　前記第１および第２のリングオシレータへの電源電圧の供給が停止されているとき、前記第１のリングオシレータから出力される電流と前記第２のリングオシレータから出力される電流とを比較する電流比較器を備えている
    ことを特徴とする半導体集積回路。
  3. 請求項１の半導体集積回路において、
    　前記第１および第２のリングオシレータは、互いに独立した電源電圧供給制御が可能である
    ことを特徴とする半導体集積回路。
  4. 請求項１の半導体集積回路において、
    　前記第１および第２のリングオシレータは、いずれも、リセット信号を受けると発振動作を停止する
    ことを特徴とする半導体集積回路。
  5. 請求項１の半導体集積回路において、
    　前記第１のリングオシレータは、前記第２のリングオシレータが有するアンテナ配線に相当するゲートキャパシタを有する
    ことを特徴とする半導体集積回路。
  6. 請求項１の半導体集積回路において、
    　前記第１および第２のリングオシレータは、互いに同じ形状のアンテナ配線を有する
    ことを特徴とする半導体集積回路。
  7. 　複数の半導体集積回路と、
    　電源電圧決定部と、
    　電源電圧供給部とを備え、
    　前記複数の半導体集積回路のそれぞれは、
    　　リングオシレータと、
    　　インバータチェーンを含む機能ブロックと、
    　　前記機能ブロックの出力および前記リングオシレータの出力を受け、これら出力の位相を比較する位相比較器と、
    　　前記位相比較器の出力と基準値とを比較する比較器とを有するものであり、
    　前記機能ブロックは、前記インバータチェーンが前記機能ブロックから切断されて前記リングオシレータの所定のノードに接続される第１の接続状態と、前記インバータチェーンが前記リングオシレータから切断されて前記機能ブロックに接続される第２の接続状態とを切り替えるスイッチ回路を有するものであり、
    　前記電源電圧決定部は、前記複数の半導体集積回路のそれぞれにおける前記比較器の比較結果に基づいて、前記複数の半導体集積回路のそれぞれに供給すべき電源電圧を決定するものであり、
    　前記電源電圧供給部は、前記電源電圧決定部の決定に従って、前記複数の半導体集積回路のそれぞれにおける前記機能ブロックに電源電圧を供給するものである
    ことを特徴とする電子機器。
PCT/JP2009/001161 2008-09-30 2009-03-16 半導体集積回路および電子機器 WO2010038330A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/979,976 US20110090015A1 (en) 2008-09-30 2010-12-28 Semiconductor integrated circuit and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-255236 2008-09-30
JP2008255236A JP2010087275A (ja) 2008-09-30 2008-09-30 半導体集積回路および電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/979,976 Continuation US20110090015A1 (en) 2008-09-30 2010-12-28 Semiconductor integrated circuit and electronic device

Publications (1)

Publication Number Publication Date
WO2010038330A1 true WO2010038330A1 (ja) 2010-04-08

Family

ID=42073119

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001161 WO2010038330A1 (ja) 2008-09-30 2009-03-16 半導体集積回路および電子機器

Country Status (3)

Country Link
US (1) US20110090015A1 (ja)
JP (1) JP2010087275A (ja)
WO (1) WO2010038330A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106133536A (zh) * 2014-04-01 2016-11-16 高通股份有限公司 集成电路动态去老化
CN106413855A (zh) * 2013-12-10 2017-02-15 西门子公司 通过结合成碱金属碳酸盐来封存二氧化碳
JP2019086286A (ja) * 2017-11-01 2019-06-06 ローム株式会社 半導体集積回路及びその経年劣化判定方法
US10564213B2 (en) 2017-02-27 2020-02-18 International Business Machines Corporation Dielectric breakdown monitor

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945813B1 (ko) * 2008-08-08 2010-03-08 주식회사 하이닉스반도체 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법
US8260708B2 (en) * 2009-04-17 2012-09-04 Empire Technology Development Llc Usage metering based upon hardware aging
US8182141B1 (en) * 2009-10-06 2012-05-22 Xilinx, Inc. Method and circuit for providing distributed temperature sensing in an integrated circuit
WO2012015433A1 (en) 2010-07-30 2012-02-02 Empire Technology Development, Llc. Aging-based usage metering of components
JP5854377B2 (ja) * 2011-03-23 2016-02-09 公立大学法人首都大学東京 Ｍｏｓトランジスタ集積回路およびｍｏｓトランジスタ劣化度合模擬算出システム
JP5557783B2 (ja) * 2011-03-30 2014-07-23 株式会社日立製作所 半導体集積回路装置
US20140218009A1 (en) * 2011-08-29 2014-08-07 Asahi Kasei Microdevices Corporation Device for measuring a duration of a level of an electrical signal
JP5890998B2 (ja) * 2011-10-17 2016-03-22 ルネサスエレクトロニクス株式会社 半導体装置および電源供給方法
JP2013088394A (ja) * 2011-10-21 2013-05-13 Renesas Electronics Corp 半導体装置
FR2982965A1 (fr) * 2011-11-17 2013-05-24 St Microelectronics Rousset Synchronisation de signaux d'horloge et detecteur de perturbation
US8587383B2 (en) 2011-12-07 2013-11-19 International Business Machines Corporation Measuring bias temperature instability induced ring oscillator frequency degradation
US8841974B2 (en) * 2012-09-06 2014-09-23 Silicon Image, Inc. Test solution for ring oscillators
US9231567B2 (en) 2012-09-06 2016-01-05 Lattice Semiconductor Corporation Test solution for a random number generator
US9714966B2 (en) * 2012-10-05 2017-07-25 Texas Instruments Incorporated Circuit aging sensor
JP2014093585A (ja) * 2012-11-01 2014-05-19 Fujitsu Semiconductor Ltd 半導体集積回路
US8667448B1 (en) 2012-11-29 2014-03-04 International Business Machines Corporation Integrated circuit having local maximum operating voltage
US9520292B2 (en) 2013-01-06 2016-12-13 Empire Technology Development Llc Aging-based leakage energy reduction method and system
EP2818946A1 (en) * 2013-06-28 2014-12-31 Asahi Kasei Microdevices Corporation Low quantization noise time-to-digital conversion
JP6237310B2 (ja) 2014-02-14 2017-11-29 株式会社ソシオネクスト 半導体集積回路
US9384858B2 (en) 2014-11-21 2016-07-05 Wisconsin Alumni Research Foundation Computer system predicting memory failure
US10002810B2 (en) * 2015-06-25 2018-06-19 International Business Machines Corporation On-chip combined hot carrier injection and bias temperature instability monitor
US10247769B2 (en) 2015-09-02 2019-04-02 International Business Machines Corporation Measuring individual device degradation in CMOS circuits
US9520164B1 (en) 2015-09-04 2016-12-13 Kabushiki Kaisha Toshiba ZQ calibration circuit and semiconductor device including the same
JP2018049924A (ja) * 2016-09-21 2018-03-29 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の動作方法、並びに製造方法
US9953727B1 (en) * 2017-02-10 2018-04-24 Globalfoundries Inc. Circuit and method for detecting time dependent dielectric breakdown (TDDB) shorts and signal-margin testing
KR102413192B1 (ko) 2017-11-03 2022-06-24 삼성전자주식회사 Nbti 또는 pbit를 모니터링하는 테스트 회로
JP6960357B2 (ja) * 2018-03-05 2021-11-05 株式会社東芝 情報処理装置、半導体装置および情報処理方法
US10469058B1 (en) * 2018-05-29 2019-11-05 Stmicroelectronics (Crolles 2) Sas Leakage-based oscillator with digital correction
WO2020125506A1 (en) * 2018-12-21 2020-06-25 Huawei Technologies Co., Ltd. Complementary ring oscillators to monitor in-situ stress within integrated circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993082A (ja) * 1995-09-27 1997-04-04 Ando Electric Co Ltd 可変遅延回路
JP2000156629A (ja) * 1998-11-20 2000-06-06 Matsushita Electric Ind Co Ltd 発振回路、位相同期回路、位相補間回路、位相調整回路および位相結合回路
JP2006064666A (ja) * 2004-08-30 2006-03-09 Fujitsu Ltd 半導体回路、半導体回路特性監視方法、半導体回路試験方法、半導体回路試験装置及び半導体回路試験プログラム
JP2007235800A (ja) * 2006-03-03 2007-09-13 Matsushita Electric Ind Co Ltd リング発振回路とこれを用いたｐｌｌ発振回路とこのｐｌｌ発振回路を用いた高周波受信装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3355894B2 (ja) * 1995-09-27 2002-12-09 安藤電気株式会社 可変遅延回路
US6476632B1 (en) * 2000-06-22 2002-11-05 International Business Machines Corporation Ring oscillator design for MOSFET device reliability investigations and its use for in-line monitoring
US7315178B1 (en) * 2002-04-16 2008-01-01 Transmeta Corporation System and method for measuring negative bias thermal instability with a ring oscillator
US7075276B2 (en) * 2003-07-03 2006-07-11 Isine, Inc. On-chip compensation control for voltage regulation
US7782090B2 (en) * 2004-08-02 2010-08-24 Panasonic Corporation Semiconductor device
US7190233B2 (en) * 2005-07-12 2007-03-13 International Business Machines Corporation Methods and apparatus for measuring change in performance of ring oscillator circuit
US7560945B2 (en) * 2007-02-06 2009-07-14 International Business Machines Corporation Integrated circuit failure prediction
US7642864B2 (en) * 2008-01-29 2010-01-05 International Business Machines Corporation Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect
US7949482B2 (en) * 2008-06-19 2011-05-24 International Business Machines Corporation Delay-based bias temperature instability recovery measurements for characterizing stress degradation and recovery

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993082A (ja) * 1995-09-27 1997-04-04 Ando Electric Co Ltd 可変遅延回路
JP2000156629A (ja) * 1998-11-20 2000-06-06 Matsushita Electric Ind Co Ltd 発振回路、位相同期回路、位相補間回路、位相調整回路および位相結合回路
JP2006064666A (ja) * 2004-08-30 2006-03-09 Fujitsu Ltd 半導体回路、半導体回路特性監視方法、半導体回路試験方法、半導体回路試験装置及び半導体回路試験プログラム
JP2007235800A (ja) * 2006-03-03 2007-09-13 Matsushita Electric Ind Co Ltd リング発振回路とこれを用いたｐｌｌ発振回路とこのｐｌｌ発振回路を用いた高周波受信装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106413855A (zh) * 2013-12-10 2017-02-15 西门子公司 通过结合成碱金属碳酸盐来封存二氧化碳
CN106133536A (zh) * 2014-04-01 2016-11-16 高通股份有限公司 集成电路动态去老化
US10564213B2 (en) 2017-02-27 2020-02-18 International Business Machines Corporation Dielectric breakdown monitor
JP2019086286A (ja) * 2017-11-01 2019-06-06 ローム株式会社 半導体集積回路及びその経年劣化判定方法

Also Published As

Publication number Publication date
US20110090015A1 (en) 2011-04-21
JP2010087275A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
WO2010038330A1 (ja) 半導体集積回路および電子機器
US10432174B2 (en) Closed loop feedback control of integrated circuits
US9035706B2 (en) Variability and aging sensor for integrated circuits
US7411409B2 (en) Digital leakage detector that detects transistor leakage current in an integrated circuit
US10262985B2 (en) Circuits and methods for lowering leakage in ultra-low-power MOS integrated circuits
US7286020B1 (en) Techniques for monitoring and replacing circuits to maintain high performance
US9319034B2 (en) Slew based process and bias monitors and related methods
Iizuka et al. All-digital on-chip monitor for PMOS and NMOS process variability measurement utilizing buffer ring with pulse counter
Kim et al. PBTI/NBTI monitoring ring oscillator circuits with on-chip Vt characterization and high frequency AC stress capability
Chen et al. Asymmetric aging and workload sensitive bias temperature instability sensors
JP2004144704A (ja) インダクタンス測定方法
US10281501B2 (en) Peak current evaluation system and peak current evaluation method
CN109001582B (zh) 泄漏电流测量电路、集成电路及其系统
US20100174503A1 (en) Monitoring NFET/PFET Skew in Complementary Metal Oxide Semiconductor Devices
Zhang et al. A low variation GHz ring oscillator with addition-based current source
CN112015221B (zh) 电压控制电路、电压控制方法以及集成电路
JP2013012969A (ja) 半導体集積回路装置
US20220158642A1 (en) Operating clock generator and reference clock gating circuit
Richelli et al. EMI Effects in CMOS Time-Mode Circuits
TWI707220B (zh) 電壓控制電路和電壓控制方法
US11789064B1 (en) Decoupling BTI and HCI mechanism in ring oscillator
US20230384357A1 (en) On-chip capacitance measurement method and apparatus
Plouchart et al. SOI 90-nm ring oscillator sub-ps model-hardware correlation and parasitic-aware optimization leading to 1.94-ps switching delay
O'Donnell Prolog to: Analog Circuit Design in Nanoscale CMOS Technologies
Alidash et al. On-Chip PV Tracking Through an All-Digital Monitoring Architecture

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09817374

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09817374

Country of ref document: EP

Kind code of ref document: A1