DE112012003071T5 - Komponenten-Analyse-Systeme und -Verfahren - Google Patents

Komponenten-Analyse-Systeme und -Verfahren Download PDF

Info

Publication number
DE112012003071T5
DE112012003071T5 DE112012003071.0T DE112012003071T DE112012003071T5 DE 112012003071 T5 DE112012003071 T5 DE 112012003071T5 DE 112012003071 T DE112012003071 T DE 112012003071T DE 112012003071 T5 DE112012003071 T5 DE 112012003071T5
Authority
DE
Germany
Prior art keywords
component
resistance
ring oscillator
dominant
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112012003071.0T
Other languages
English (en)
Inventor
Wojciech Jakub Poppe
Puneet Gupta
Ilyas Elkin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/528,725 external-priority patent/US9425772B2/en
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of DE112012003071T5 publication Critical patent/DE112012003071T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Komponente-Charakteristik-Analyse-Systeme und -Verfahren sind beschrieben. In einer Ausführungsforms weist ein Ring-Oszillator auf: zumindest eine Inversions-Stufe, welche operabel ist, einen Signal-Übergang zu bewirken; eine Ziel-Komponente, welche eine erhöhte vergleichsweise Auswirkung oder Einfluss auf eine Signal-Übergangs-Ausbreitung in dem Ring-Oszillator hat; und eine Ausgabe-Komponente zum Ausgeben einer Anzeige der Auswirkung, welche die Ziel-Komponente auf den Signal-Übergang hat. Die Ziel-Komponente kann eine Mehrzahl von Vias von einer Metallschicht zu einer anderen Metallschicht umfassen. Die Mehrzahl von Vias von einer Metallschicht zu einer anderen Metallschicht kann in einer Zelle konfiguriert sein. Die Vias könnrn einer Via-Schicht entsprechen. In einer Ausführungsform ist die Ausgabe mit einer Analyse-Komponente gekoppelt. Die Analyse-Komponente kann eine Korrelation des Via-Widerstands in eine Wafer-Variation umfassen und kann eine Wafer-Karte erzeugen. Die Analyse-Komponente kann eine Korrelation des Via-Widerstands in einen umfassen.

Description

  • BETREFFENDE ANMELDUNGEN
  • Diese Anmeldung beansprucht den Vorteil und die Priorität von:
    • Anmeldungs-Nummer 61/511,021 mit Titel „Digital Extraction of Via Resistance and Failure Rate”, (Anwalts-Aktenzeichen NVID-P-SC-11-0129-US0), eingereicht am 22. Juli 2011;
    • Anmeldungs-Nummer 61/512,362 mit Titel „Digital Extraction of Metal Resistance and Capacitance”, (Anwalts-Aktenzeichen NVID-P-SC-11-0128-US0), eingereicht am 27. Juli 2011;
    • Anmeldungs-Nummer 61/513,508 mit Titel „Digital Extraction of Via Resistance and Failure Rate”, (Anwalts-Aktenzeichen NVID-P-SC-11-0129-US02), eingereicht am 29. Juli 2011;
    • Anmeldungs-Nummer 13/528,725 mit Titel „Coupling Resistance and Capacitance Analysis Systems and Methods”, (Anwalts-Aktenzeichen NVID-P-SC-11-0128-US0), eingereicht am 20. Juni 2012; welche hiermit mittels Bezugnahme inkorporiert sind.
  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft Untersuchen von Halbleiter-Chip-Komponente-Operationen. Insbesondere betrifft die vorliegende Erfindung Systeme und Verfahren zum Untersuchen von Auswirkungen-assoziierten Komponenten-Charakteristiken und -Merkmalen.
  • HINTERGRUND DER ERFINDUNG
  • Elektronische Systeme und Schaltungen haben einen bedeutenden Beitrag für den Fortschritt von moderner Gesellschaft und werden in einer Zahl von Anwendungen benutzt, um vorteilhafte Ergebnisse zu erreichen. Zahlreiche elektronische Technologien, wie etwa Digital-Computer, Rechner, Audio-Geräte, Video-Ausstattung und Telefon-Systeme, haben eine erhöhte Produktivität erleichtert und verminderten Kosten beim Analysieren und Kommunizieren von Daten in den meisten Gebieten von Geschäft, Wissenschaft, Bildung und Unterhaltung. Die Weise, in welcher die elektronischen Geräte Operationen durchführen, kann eine bedeutende Auswirkung auf die Performance und die Endergebnisse haben. Herkömmliche Versuche eines genauen Analysierens von Auswirkungen, welche mit verschiedenen Aspekten assoziiert sind, wie ein Gerät operiert, sind oft begrenzt und können sehr komplex und kompliziert sein.
  • Wenn Prozess-Dimensionen schrumpfen (z. B. mit einer fortschreitenden Halbleiter-Prozess-Generation, etc.), kann es gewöhnlich immer schwieriger werden, konsistent dasselbe exakte Muster zu reproduzieren. Prozess-Variabilität kann bedeutenden Betrags-Abfall (fallout) bewirken, was zu einem verschwendeten Silizium führt. Via- und Kontakt-Variationen sind ein bedeutender Grund für Betrags-Verlust, da sie sehr schwierig zu drucken sind (challenging to print) und typischerweise eine sehr feine Ausrichtung zwischen Metall und Via/Kontakt-Schichten erfordern. Via-Widerstands-Messstrukturen sind entworfen worden und implementiert worden, aber herkömmliche Zugangsweisen in der Vergangenheit erfordern im Allgemeinen eine Analog-Widerstands-Messung (z. B. direkt mittels eines Oszilloskops, durch eine Vier-Punkt-Sonden-Zugangsweise, andere Verfahren, Kelvin-Techniken, etc.) oder sind sehr begrenzte digitale Versuche (z. B. Null oder unendlicher Widerstand, nur Öffnungen detektieren, etc.) und involvieren gewöhnlich eine extrem große Zahl von Vias (z. B. Millionen Vias, etc.). Da jeder Wafer hunderte von Chips und mehrere Via-Schichten haben kann (z. B. bis einem Dutzend oder mehr, etc.), sind traditionelle Versuche bei detaillierterer oder erschöpfender Messung gewöhnlich sehr schwierig und können bedeutende Kosten involvieren.
  • ZUSAMMENFASSUNG
  • Komponente-Charakteristik-Analyse-Systeme und -Verfahren sind beschrieben. In einer Ausführungsform weist ein Ring-Oszillator auf: zumindest eine Inversionsstufe, welche operabel ist, zu einem Signal-Übergang (transition) zu führen; eine Ziel-Komponente, welche eine erhöhte vergleichsweise Auswirkung oder Einfluss auf einen Signal-Übergang (z. B. Änderung, Ausbreitung, etc.) in dem Ring-Oszillator hat; und eine Ausgabe-Komponente zum Ausgeben einer Anzeige der Auswirkung, welche die Ziel-Komponente auf den Signal-Übergang hat. Die Ziel-Komponente kann eine Mehrzahl von Vias von einer Metallschicht zu einer anderen Metallschicht umfassen. Die Mehrzahl von Vias von einer Metallschicht zu einer anderen Metallschicht kann in einer Zelle konfiguriert sein. Die Vias können einer Via-Schicht entsprechen. In einer beispielhaften Implementierung ist die Ausgabe mit einer Analyse-Komponente gekoppelt. Die Analyse-Komponente kann Korrelation des Via-Widerstandes in Wafer-Variationen umfassen und kann eine Wafer-Karte (wafer map) erzeugen. Die Analyse-Komponente kann Korrelation des Via-Widerstands in einen Wafer umfassen.
  • In einer Ausführungsform weist ein Verfahren auf: Durchführen eines dominante-Charakteristik-Ring-Oszillations-Prozesses; und Analysieren von Resultaten des dominante-Charakteristik-Ring-Oszillations-Prozesses. Die Analyse kann umfassen Bestimmen einer Verzögerung, welche mit einer Via-Widerstands-Charakteristik eines dominante-Charakteristik-Ring-Oszillations-Prozesses assoziiert ist. Die Analyse kann Korrelieren einer Verzögerung, welche mit zumindest einem der dominante-Via-Widerstand-Charakteristik-Oszillations-Ringes assoziiert ist, mit einer Prozess-Variation umfassen. Die Analyse kann Entfalten (deconvolving) umfassen (z. B. Transistor-Geschwindigkeit, Metall-Widerstand, etc.).
  • BESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen, welche in diese Spezifikation inkorporiert sind und einen Teil dieser Spezifikation bilden, illustrieren Ausführungsformen der Erfindung mittels eines Beispielweges und nicht mittels eines Begrenzungsweges. Die Zeichnungen, auf welche in dieser Spezifikation bezogen ist, sollten nicht verstanden werden, maßstabsgerecht gezeichnet zu sein, außer wenn es speziell bemerkt ist.
  • 1 ist ein Blockdiagramm eines beispielhaften Charakteristik-dominierten-Ring-Oszillators in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 2 ist ein Blockdiagramm eines beispielhaften Charakteristik-dominierter-Ring-Oszillators in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 3 ist ein Blockdiagramm einer Zelle in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 4 ist ein Blockdiagramm einer Seitenansicht durch einen Teil einer integrierten Schaltung in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 5 ist ein Blockdiagramm einer Wafer-Karte in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 6 ist ein Blockdiagramm einer verschiedenen Via-Schicht-Vergleichs-Karte (via layer comparison map) in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 7A ist eine grafische Indikation eines Fehlens von Korrelation mit Transistor-Geschwindigkeit in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 7B ist ein Blockdiagramm einer grafischen Indikation einer hohen Korrelation mit gemessenem Widerstand.
  • 8 ist ein Blockdiagramm von Via-Widerstand-RO mit verschiedenen Sensitivitäten auf Prozess-Variationen in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 9 ist ein Blockdiagramm eines beispielhaften Analyse-Systems in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 10 ist ein Blockdiagramm eines beispielhaften Analyse-Systems in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 11 ist ein Flussdiagramm eines beispielhaften Analyse-Verfahrens in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 12 ist ein Flussdiagramm eines beispielhaften Analyse-Prozesses in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 13 ist ein Blockdiagramm eines exemplarischen Charakteristik-dominierter-Ring-Oszillator-Systems in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 14 ist ein Blockdiagramm eines beispielhaften Charakteristik-dominierter-Ring-Oszillator-Systems in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 15 ist ein Blockdiagramm eines beispielhaften Metall-Analyse-Systems in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 16 ist ein Blockdiagramm eines beispielhaften dominiert-Charakteristik-Ring-Oszillator in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 17 ist ein Blockdiagramm eines beispielhaften dominiert-Charakteristik-Analyse-Systems in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 18 ist ein Flussdiagramm eines beispielhaften Metall-Analyse-Verfahrens in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 19 ist ein Flussdiagramm eines beispielhaften dominiert-Charakteristik-Ring-Oszillations-Prozesses in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 20 ist ein Flussdiagramm eines exemplarischen Analyse-Prozesses in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 21 ist ein Blockdiagramm einer beispielhaften Kopplungs-Komponente in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 22 ist ein Blockdiagramm einer beispielhaften Kopplungs-Komponente in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 23 ist ein Blockdiagramm eines beispielhaften Transistors in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 24 ist ein Blockdiagramm eines beispielhaften Transistors in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • 25 ist ein Blockdiagramm einer exemplarischen Kapazität-Modifikations-Konfiguration in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Bezug wird nun im Detail auf die bevorzugten Ausführungsformen der Erfindung genommen, von welchen Beispiele in den begleitenden Zeichnungen illustriert sind. Während die Erfindung im Zusammenhang mit den bevorzugten Ausführungsformen beschrieben ist, wird es verstanden werden, dass sie nicht beabsichtigt sind, die Erfindung auf diese Ausführungsformen zu beschränken. Im Gegenteil ist die Erfindung beabsichtigt, Alternativen, Modifikationen und Äquivalente abzudecken, welche innerhalb des Geistes und des Geltungsbereichs der Erfindung umfasst sein können, wie mittels der angehängten Ansprüche definiert ist. Ferner werden in der folgenden detaillierten Beschreibung der vorliegenden Erfindung zahlreiche spezifische Details ausgeführt, um ein durchgängiges Verständnis der vorliegenden Erfindung bereitzustellen. Es wird jedoch für einen gewöhnlichen Fachmann in der Technik ersichtlich sein, dass die vorliegende Erfindung ohne diese spezifischen Details praktiziert werden kann. In anderen Fällen sind wohl bekannte Verfahren, Prozeduren, Komponenten und Schaltungen nicht im Detail beschrieben worden, um nicht unnötiger Weise Aspekte der vorliegenden Erfindung zu verschleiern.
  • Die vorliegenden Systeme und Verfahren erleichtern Analyse von Charakteristiken von verschiedenen Komponenten (z. B. Via-Widerstand, Kontakt-Widerstand, etc.) und die Charakteristiken können in verschiedener anderer Analyse benutzt werden (z. B. Herstellungs-Analyse, Prozess-Analyse, etc.). In einer Ausführungsform umfasst ein neues Charakteristik-dominiertes-Ring-Oszillator-System eine Komponente oder einen Typ von Komponente (z. B. Via-Widerstände, Kontakt-Widerstände, etc.), welche eine erhöhte vergleichsweise Auswirkung oder Einfluss auf eine Signal-Ausbreitung bzw. -Propagation in dem Ring-Oszillator hat (z. B. Zeitgebung, Verzögerung, etc.). Die resultierende Frequenz kann auf Anzeigen der dominanten Komponenten-Charakteristiken oder Merkmale analysiert werden, welche benutzt werden können, um Anzeichen von Fabrikations- und Operations-Problemen zu bestimmen. Es wird geschätzt, dass sich eine dominante charakteristische Komponente auf eine Signal-Übergang-(signal transition)-Ausbreitung in einer Verschiedenheit von Wegen auswirken oder diese beeinflussen kann. Eine dominante Charakteristik kann sich auf eine Ausbreitung eines Signal-Übergangs von einer Komponente zu einer anderen Komponente auswirken. In einer Ausführungsform ist eine dominante Charakteristik-Komponente (z. B. Via-Widerstände, Kontakt-Widerstände, etc.) mit einem Pfad eines Ring-Oszillators gekoppelt. Eine dominante Charakteristik kann sich auf Signal-Übergangs-Änderungen von einem Zustand zu einem anderen Zustand auswirken (z. B. logisch Null, logisch Eins, Niedrigspannung, Hochspannung, etc.). In einer Ausführungsform ist eine dominante Charakteristik-Komponente (z. B. Via-Widerstände, Kontakt-Widerstände, etc.) mit einem Energie-Versorgungs-Pfad mit Inversions-Komponenten eines Ring-Oszillators gekoppelt. Zusätzliche Informationen bezüglich dominante-Charakteristik-Ring-Oszillatoren und Analyse von Verzögerungs-Anzeigen wird in den folgenden Abschnitten der folgenden Beschreibung ausgeführt.
  • 1 ist ein Blockdiagramm eines exemplarischen Charakteristik-dominierten Ring-Oszillators 100 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Charakteristik-dominierter Ring-Oszillator 100 umfasst Inversions-Komponente 111, Inversions-Komponente 112, Inversions-Komponente 113, Ziel-Komponente 121, Ziel-Komponente 122, Ziel-Komponente 123, Steuer-Komponente 140 und Ausgabe 175. Die Inversions-Komponenten sind operabel, um zumindest einen jeweiligen Inversions-Übergang in einem Signal zu bewirken. Der Übergang oder Ausbreitung der Inversion in dem System auf eine nachfolgende Inversions-Komponente wird beeinflusst (impact) (z. B. verzögert, etc.) mittels einer jeweiligen „dominanten” Charakteristik von Ziel-Komponenten 121, 122 und 123. In einer Ausführungsform umfassen die Ziel-Komponenten (z. B. Vias, Kontakte, etc.) eine erhöhte oder dominante Widerstands-Charakteristik (z. B. erhöhter Via-Widerstand, erhöhter Kontakt-Widerstand, etc.). Steuer-Komponente 140 ist operabel, einen Zustand des Signals zu steuern. Ausgabe 175 ist operabel, um ein Signal auszugeben.
  • In einer Ausführungsform hat die dominante Charakteristik einer Ziel-Komponente (z. B. Via-Widerstand, Kontakt-Widerstand, etc.) eine erhöhte oder größere vergleichsweise Auswirkung oder Einfluss auf einen Signal-Übergang oder -Ausbreitung (z. B. Zeitgebung, Verzögerung, etc.) als irgendeine andere Komponente (z. B. Inversions-Komponente, Steuer-Komponente, etc.). In einer beispielhaften Implementierung beeinflusst die erhöhte Auswirkung die resultierende Ausgabe-Frequenz. In einer exemplarischen Implementierung ist, je größer oder höher der Widerstand einer Ziel-Komponente verglichen mit dem Widerstand einer anderen Komponente (z. B. Inversions-Komponente, Steuer-Komponente, etc.) ist, umso größer oder mehr proportional bedeutend ist die Auswirkung der Ziel-Komponente auf die Verzögerung eines Signal-Übergangs verglichen mit einem anderen Komponenten-Widerstand (z. B. Inversions-Komponente-Widerstand, Steuer-Komponente-Widerstand, etc.). In einer Ausführungsform sind dominierende Ziel-Komponenten in einem bestimmten Oszillierungs-Ring ein homogener Typ (z. B. Via-Schicht 2, Via-Schicht 3, Metall-Schicht 2, etc.).
  • In einer Ausführungsform umfasst ein innovativer Aspekt ein Hinzufügen einer Widerstands-Last (z. B. Via-Widerstand, Kontakt-Widerstand, etc.) zu Ziel-Komponenten oder Kopplungs-Komponenten zwischen anderen Komponenten (z. B. invertierende Stufen, Steuer-Komponenten, etc.) eines Ring-Oszillators. In einer exemplarischen Implementierung umfasst eine Kopplungs-Widerstands-Last zwischen den Komponenten oder Stufen des Ring-Oszillators ein Erhöhen der Anzahl von Vias, welche in einem Kopplungs-Pfad des dominante-Charakteristik-Ring-Oszillators (z. B. mehr Vias in einem Kopplungs-Pfad zwischen zwei invertierenden Stufen, etc.) umfasst sind. Die Vias können hinzugefügt werden, bis der Widerstand, welcher mit den Vias assoziiert ist, eine dominierende oder erhöhte Auswirkung auf Frequenz-Änderungen hat, welche mit dem Ring-Oszillator-Pfad assoziiert sind.
  • 2 ist ein Blockdiagramm eines exemplarischen Via-Widerstand-dominierten Ring-Oszillators in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Der Via-Widerstand-dominierte Ring-Oszillator 200 umfasst Inversions-Komponente 211, Inversions-Komponente 212, Inversions-Komponente 213, Via-Widerstands-dominierende Komponente 221, Via-Widerstand-dominierende Komponente 222, Via-Widerstand-dominierende Komponente 223, Steuer-Komponente 230 und Ausgabe 275. Die Inversions-Komponenten sind operabel, um zumindest einen jeweiligen Inversions-Übergang in einem Signal zu verursachen. Die Via-Widerstand-dominierenden Komponenten koppeln die jeweiligen Inversions-Komponenten und propagieren ein Signal zwischen den entsprechenden Inversions-Komponenten. Der Übergang oder Ausbreitung bzw. Propagation (z. B. Zeitgebung, Verzögerung, etc.) der Inversion in dem Signals an eine nachfolgende Inversions-Komponente wird mittels der jeweiligen dominanten Charakteristik der Via-Widerstand-dominanten-Kopplungs-Komponenten (z. B. 221, 222, 223, etc.) beeinflusst. Steuer-Komponente 230 ist operabel, einen Zustand des Signals zu steuern. In einer Ausführungsform umfasst Steuer-Komponente ein AND-Gate 231, welches mit Aktivierungs-Signal (enable signal) 232 gekoppelt ist. Ausgabe 275 ist operabel, ein Signal auszugeben.
  • In einer Ausführungsform sind die „zusätzlichen” Vias (z. B. 271, 272, 273, 274, 297, 298, 299, etc.) von einer Metallschicht-Komponente (z. B. 241, 242, 248, 249, etc.) zu einer anderen Metallschicht-Komponente (z. B. 251, 252, 258, 259, etc.) zwischen zwei sequentiellen Inversions-Komponenten (z. B. 212, 223, etc.) umfasst. Während „zusätzliche” Vias zwischen Inversions-Komponenten 213 und 223 umfasst sind, wird es geschätzt sein, dass „zusätzliche” Vias zwischen anderen Komponenten auch umfasst sein können (z. B. 211 und 212, 213 und 230, etc.). In einer Ausführungsform sind die dominanten Via-Verbindungen zwischen Metallschichten M2 und M3. In einer exemplarischen Implementierung traversieren die Ring-Oszillator-(RO)-Inverter-Stufe-Verbindungen durch einen einzelnen Typ von Via (z. B. eine einzelne Via-Schicht, Via-2-Schicht, etc.). Die RO-Inverter-Stufe-Verbindungen traversieren auch durch eine Verschiedenheit von Via-Typen (z. B. mehrere Via-Schichten, etc.). In einer Ausführungsform bilden Vias, welche in einer Metallschicht umfasst sind, den dominanten Via-Widerstand und Vias in anderen Metallschichten haben eine vernachlässigbare Auswirkung auf den Via-Widerstand für eine Signal-Übergangs-Ausbreitung.
  • In einer Ausführungsform haben die Ziel-Komponenten (z. B. Verbindungen, Vias, Kontakte, etc.) zwischen den RO-Inverter-Stufen einen bedeutend höheren Widerstand (z. B. 100 mal, 500 mal, 1000 mal, etc.) als der Widerstand von anderen Aspekten der RO-Inverter-Stufen (z. B. Transistoren, etc.). Wenn die Via- oder Kontakt-resistive Last bedeutend höher ist als der Widerstand von Kanal-Widerstand eines treibenden Transistors, kann in einer Ausführungsform die Ring-Oszillator-Frequenz mehr eine Funktion von Via/Kontakt-Kette-Widerstand sein und nicht Transistor-Geschwindigkeit. Es ist möglich, dass Transistor-Geschwindigkeits-Variation sogar nicht ausfaktoriert zu werden braucht. In einer Ausführungsform umfasst eine Inversions-Komponente einen Niedrig-Kanal-Widerstand-Treiber. Da die Transistor-Geschwindigkeit nicht signifikant wird, kann die Frequenz direkter und konsistenter in Via- oder Kontakt-Widerstand übersetzt werden. In einer Ausführungsform, in welcher ein Typ von Via oder Kontakt den dominierenden Teil des Gesamt-Widerstands eines RO konstituiert, kann der Via- oder Kontakt-dominante RO benutzt werden, um digital Via- oder Kontakt-Widerstand auf jedem Chip zu messen.
  • In einer Ausführungsform sind die Via-Verbindungen in Zellen mit einer Mehrzahl von Vias (z. B. 100, 250, etc.) in einer Zelle umfasst organisiert. 3 ist eine Ansicht von oben eines Blockdiagramms einer beispielhaften Zelle in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Die Zelle umfasst Metall-Komponenten, welche typischerweise als 320 in einer Metallschicht gezeigt sind, und Metall-Komponenten, welche typisch als 310 in einer anderen Metallschicht gezeigt sind, welche selektiv mittels Vias gekoppelt sind, welche typischerweise als 330 gezeigt sind. In einer beispielhaften Implementierung sind die Metall-Komponenten 320 in einer Metallschicht in einer ersten Richtung orientiert (z. B. parallel zu einer ersten Seite eines Die, diagonal von der ersten Seite eines Die, etc.) und die Metall-Komponenten 330 sind in einer orthogonalen Richtung von der ersten Richtung orientiert. Eine Mehrzahl (z. B. 2, 3, 4, etc.) dieser Zellen kann zwischen jeder Stufe aufgereiht sein, so dass jeder Inverter durch eine Via-Schicht (z. B. Via 2, Via 3, etc.) mehrere Male (z. B. 200, 250, 300, etc.) in Serie treibt.
  • 4 ist ein Blockdiagramm einer Seitenansicht durch einen Teil einer integrierten Schaltung in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Die Schaltung umfasst eine Metallschicht 410, eine Via-Schicht 420, eine Metallschicht 430, eine Via-Schicht 440, eine Metallschicht 450, eine Geräteschicht 460 und eine Substratschicht 470.
  • Der „zusätzliche” Widerstand zwischen RO-Inverter-Stufen (z. B. Via-2-Level-Widerstand, etc.) kann die Stufe-Verzögerung erhöhen (10-mal, 20-mal, etc.). In einer Ausführungsform kann ungefähr 90% der Verzögerung dem Via-2-Widerstand zwischen RO-Inverter-Stufen zugeordnet werden. In einer exemplarischen Implementierung ändert 10% Änderung in Transistor (TX)-Geschwindigkeit die Frequenz um 1% und eine 10%-Änderung in Via-Widerstand ändert die Frequenz um 9%.
  • In einer exemplarischen Implementierung ist ein RO ausgelegt, um bei einer Frequenz zu oszillieren, welche mittels eines Via-2-Widerstands begrenzt ist, in welchem der Inverter-Kanal-Widerstand ungefähr 200 Ohm ist (bemerke: Kontakt/Metall-Widerstand nicht gezählt) und die Inverter-Stufe-Verzögerung ist ungefähr 10 ps (der 3X-Via-Kette-Zelle-Widerstand (z. B. 300 Via2s) ist ungefähr 25.000 Ohm) und die Via-2-RO-Stufe-Verzögerung ist ungefähr 100 ps. In einer exemplarischen Implementierung ist der Via-Widerstand dominant und die RO-Frequenz korreliert mit Via-2-Widerstand.
  • In einer Ausführungsform hat die dominante Charakteristik Auswirkungen auf Energie, welche einer Komponente eines Ring-Oszillators zugeführt ist, was wiederum eine Auswirkung auf einen Signal-Übergang in dem Ring-Oszillator hat. In einer exemplarischen Implementierung ist eine dominante-Charakteristik-Komponente (z. B. Via-Widerstände, Kontakt-Widerstände, etc.) in dem Pfad des Energie-Versorgungs-Pfades an Inversions-Komponenten des Ring-Oszillators gekoppelt. 13 ist ein Blockdiagramm eines exemplarischen charakteristisches-dominiertes-Ring-Oszillator-Systems 1300 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Das Charakteristik-dominierte Ring-Oszillator-System 1300 umfasst Energie-Versorgungs-System 1301 und Oszillierungs-Ring 1302. Das Energie-Versorgungs-System 1301 umfasst Schiene (rail) 1351, Ziel-Komponente 1321, Ziel-Komponente 1322, Ziel-Komponente 1323, Ziel-Komponente 1329, programmierbare Steuerung 1330 und Schiene 1352. Ring-Oszillator 1301 umfasst Inversions-Komponenten 1311, 1312, 1313 und 1314. In einer Ausführungsform kann Ring-Oszillator 1302 eine Steuer-Komponente (nicht gezeigt) umfassen, welche operabel ist, einen Zustand des Signals (z. B. ähnlich zu Steuer-Komponente 140, etc.) zu steuern und eine Ausgabe, welche operabel ist, ein Signal auszugeben (z. B. ähnlich zu Ausgabe 175, etc.).
  • Die Komponenten von Charakteristik-dominiertem Ring-Oszillator-System 1300 operieren kooperativ, um ein Signal überzugehen (ein Signal-logisch-Logik-Zustand zu übergehen, ein Signal-Spannungs-Level zu übergehen, etc.). Der Ring-Oszillator 1302 ist operabel, um zumindest zu einem entsprechenden Inversions-Übergang in einem Signal zu führen. Der Signal-Übergang wird durch die entsprechenden bzw. jeweiligen Ziel-Komponenten beeinflusst, welche mittels der programmierbaren Steuerung 1330 ausgewählt sind. In einer Ausführungsform wird der Übergang oder die Ausbreitung der Inversion in dem Signal durch den Ring-Oszillator von dem Energie-Spannungs-Pegel beeinflusst bzw. berührt (z. B. verzögert, etc.), welcher den Inversions-Komponenten des Ring-Oszillators zugeführt ist. In einer exemplarischen Implementierung ist der Energie-Spannungs-Pegel, welcher an die Inversions-Komponenten 1311, 1312, 1313, 1314 und 1315 zugeführt ist, zum Teil mittels der jeweiligen Auswahl oder Aktivierung von Ziel-Komponenten (z. B. 1321, 1322, 1323 und 1329, etc.) bestimmt. Es wird geschätzt werden, dass ein Ring-Oszillator verschiedene ungerade Zahlen (z. B. 3, 5, 7, etc.) von Inversions-Komponenten haben kann. In einer exemplarischen Implementierung umfasst die programmierbare Steuerung Schlaf-Transistoren (z. B. 1331, 1332, 1333 und 1339, etc.), welche selektiv aktiviert sind (z. B. mittels EN1, EN2, EN3, ENn, etc.). Die Spannung, welche an Schiene 1302 zugeführt wird, ist mittels des Spannungs-Abfalls von der Schiene 1301 bestimmt, welche mittels einer ausgewählten Ziel-Komponente bewirkt ist. Der Spannungs-Abfall kann von VDD sein. In einer Ausführungsform ist in einem Steuermodus (z. B. EN0 aktiv, etc.) VDD kurzgeschlossen an die Inversions-Komponente.
  • In einer Ausführungsform umfassen die Ziel-Komponenten (z. B. Vias, Kontakte, etc.) eine erhöhte oder dominante resistive Charakteristik (z. B. erhöhter Via-Widerstand, erhöhter Kontakt-Widerstand, etc.). In einer Ausführungsform hat die dominante Charakteristik einer Ziel-Komponente (z. B. Via-Widerstand, Kontakt-Widerstand, etc.) eine erhöhte oder größere vergleichbare Auswirkung oder Einfluss auf einen Signal-Übergang oder -Ausbreitung (z. B. Zeitgebung, Verzögerungen, etc.) durch den Ring-Oszillator. In einer exemplarischen Implementierung beeinflusst die erhöhte Auswirkung die resultierende Ausgabe-Frequenz. In einer exemplarischen Ausführungsform ist, je größer oder höher der Widerstand der ausgewählten Ziel-Komponente ist, umso niedriger die Spannung, welche an die Inverter zugeführt werden, und umso geringer der Übergang in dem Signal. In einer Ausführungsform ist der zugeführte Strom DC und es gibt kein oder minimales AC, was Auswirkungen, welche mit Kapazität assoziiert sind, eliminiert oder wesentlich reduziert. In einer exemplarischen Implementierung eliminiert oder im Wesentlichen reduziert ein Umfassen der Ziel-Komponente-Auswirkung in der Energie-Versorgungs-Zuführung Auswirkungen, welche mit anderen Komponenten, Ring-Oszillator-Komponenten-Prozessen assoziiert sind (z. B. Ring-Oszillator-Inverter-Fabrikations-Prozess-Auswirkungen können ausfaktoriert werden, etc.).
  • 14 ist ein Blockdiagramm eines exemplarischen Charakteristik-dominierten Ring-Oszillator-Systems 1400 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Charakteristik-dominiertes Ring-Oszillator-System 1400 ist ähnlich dem Charakteristik-dominierten Ring-Oszillator-System 1300, außer dass die Ziel-Komponente 1423 auf eine dominante Charakteristik von Metallschicht 2 anstatt von Via-Schicht 3 gerichtet ist. Das Charakteristik-dominierte Ring-Oszillator-System 1400 umfasst ein Energie-Versorgungs-System 1401 und einen oszillierenden Ring oder Oszillierungs-Ring 1402. Energie-Versorgungs-System 1401 umfasst Schiene 1451, Ziel-Komponente 1421, Ziel-Komponente 1422, Ziel-Komponente 1423, Ziel-Komponente 1429, programmierbare Steuerung 1430 und Schiene 1452. Ring-Oszillator 1401 umfasst Inversions-Komponenten 1411, 1412, 1413, 1414 und 1415. In einer beispielhaften Implementierung umfasst die programmierbare Steuerung Schlaf-Transistoren (z. B. 1431, 1432, 1433, 1439, etc.), welche selektiv aktiviert sind (z. B. durch EN1, EN2, EN3, ENn, etc.). In einer Ausführungsform kann der Ring-Oszillator 1402 eine Steuer-Komponente (nicht gezeigt) umfassen, welche operabel ist, einen Zustand des Signals zu steuern (z. B. ähnlich der Steuer-Komponente 140, etc.) und eine Ausgabe, welche operabel ist, ein Signal auszugeben (ähnlich zu Ausgabe 175).
  • Die Auswirkung der Ziel-Komponenten auf einen Signal-Übergang (Zustands-Änderung, Ausbreitung, etc.) kann eine Funktion von verschiedenen Charakteristiken oder Merkmalen der Ziel-Komponenten sein. Die Ziel-Komponenten können verschiedene Eigenschaften umfassen (z. B. Widerstand, Kapazität, etc.), welche eine Funktion von Charakteristiken oder Prozessen sind, welche mit der Ziel-Komponente assoziiert sind (z. B. kann es eine Funktion von M2/Via2/M3-Fehlausrichtung von Größe, von Raum-Ausdehnung, von Ätzen, von Metall-Füllen, von CMP, etc. sein).
  • In einer Ausführungsform korreliert RO-Frequenz mit Via/Kontakt-Widerstand. Die RO-Frequenz und Via-Kontakt-Widerstand können eine Funktion von verschiedenen Dingen Lithographie-Overlay-Fehlausrichtung, Ätzen, CMP, etc.) sein. In einer Ausführungsform hat Lithographie eine sehr charakteristische Signatur. In einer beispielhaften Implementierung ist Lithographie sehr Layout-abhängig. Eine kleine Verschiebung in einem Layout kann eine sehr bedeutende Verschiebung in einem anderen Layout anzeigen.
  • In einer Ausführungsform können Ziel-Komponenten konfiguriert sein, mit verschiedenen Charakteristiken oder Merkmalen zu korrespondieren oder indikativ für verschiedene Charakteristiken oder Merkmale zu sein (z. B. Fehlausrichtung, Defekte (flaws), Fehler, andere Effekte, etc.). In einer Ausführungsform ist ein Layout oder eine Konfiguration der Komponenten (z. B. Via-Komponenten, Metallschicht-Komponente, etc.) in einer Via-dominanten-resistiven-Last modifiziert (z. B. Ändern von Konfiguration, Ändern von Breite, Ändern von Länge, mehr Lithographisch sensitiv, etc.), um sie sensitiver für verschiedene Charakteristiken oder Merkmale zu machen (z. B. Fehlausrichtung, Defekte, Fehler, andere Effekte, etc.).
  • Es wird geschätzt, dass eine Via-Typ-Ziel-Komponente eine Verschiedenheit von Via-Widerstand-dominanten Charakteristiken umfassen kann (z. B. breiten Via, schmalen Via, zahlreiche Vias, etc.). In einer exemplarischen Implementierung kann, wenn ein Typ von RO mit einer bestimmten Empfindlichkeit (z. B. schmale Via-Einfassung, etc.) stärker abzuweichen beginnt, eine Bestimmung gemacht werden, um die Abweichung einer Charakteristik oder Merkmal zuzuordnen (z. B. Fehlausrichtung, Defekte, Fehler, andere Effekte, etc.) oder welche Sensitivität der bestimmten Layout-Typ hat.
  • 8 ist ein Blockdiagramm eines Via-Widerstand-RO mit verschiedenen Empfindlichkeiten, um Variationen zu verarbeiten in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Konfiguration 810 zeigt an, dass die erste horizontale Metallschicht-Komponente 811, die zweite horizontale Metallschicht-Komponente 812 und die vertikale Via-Komponente 813 konfiguriert sind, eine reduzierte-Kopplungs-Umschließungs-Fläche (reduced coupling enclosure area) zu bilden. Die reduzierte Kopplungs-Umschließungs-Fläche kann für erhöhte Empfindlichkeit zu Fehlausrichtung implementiert sein. Konfiguration 820 zeigt an, dass eine Verschiebung in der vertikalen Via-Komponente 823 den Via nach außen bewegt oder die Umschließungs-Fläche spreizt (straddling) und keine gute Kopplung der ersten horizontalen Metallschicht-Komponente 821 und der zweiten horizontalen Metallschicht-Komponente 822 ist. Konfiguration 830 zeigt an, dass die erste horizontale Metallschicht-Komponente 831, die zweite horizontale Metallschicht-Komponente 832 und die vertikale Via-Komponente 833 konfiguriert sind, eine vergrößerte Kopplungs-Umschließungs-Fläche zu bilden. Die vergrößerte Kopplungs-Umschließungs-Fläche kann für eine reduzierte Empfindlichkeit für Fehlausrichtung implementiert sein. Konfiguration 840 zeigt an, dass eine Verschiebung in der vertikalen Via-Komponente 843 den Via nicht nach außen verschiebt oder die Einschließungs-Fläche spreizt (straddle) und noch eine sinnvolle gute Kopplung der ersten horizontalen Metallschicht-Komponente 841, der zweiten horizontalen Metallschicht-Komponente 842 ist. In einer Ausführungsform kann die Breite eines Vias 50 nm sein und die Breite der Metall-Komponente ist 100 nm. In einer exemplarischen Ausführungsform ist der Überhang von Abstand von der Kante eines zentral lokalisierten Vias zu der Kante oder einer Metallschicht 50 nm.
  • In einer Ausführungsform gibt es mehrere Via-empfindliche ROs mit verschiedenen Empfindlichkeiten zu prozessieren. In einer exemplarischen Implementierung wird eine Kombination von ROs auf eine Via-Schicht untersucht und die ROs helfen, einen Wurzelgrund von Problem zu identifizieren. Programmierbare Fehlausrichtung kann benutzt werden, um den Betrag von Fehlausrichtung zu quantifizieren.
  • In einer Ausführungsform ist die Ziel-Komponente empfindlich auf eine kritische Dimension oder Größe. In einer beispielhaften Ausführungsform gibt es eine relativ kleinere kritische Dimension auf dem Unteren eines Vias und es gibt eine relativ größere kritische Dimension auf dem Oberen (top) eines Vias.
  • Die Ergebnisse der RO-Ausgabe können als ein Herstellungs-Prozess-Überwacher benutzt werden. In einer Ausführungsform sind die Ergebnisse in bequemer digitaler Form. Das Prozess-Überwachen kann auch bequem auf verschiedenen Niveaus von Granularität durchgeführt werden (z. B. pro Komponente, pro Chip, pro Wafer, etc.) und verschiedenen Typen von Fehlern (CP, FT, etc.). Es kann auch mehrere Testpunkte oder Bereiche innerhalb einer Maske geben. Die Via- und Kontakt-Widerstands-Änderungen können benutzt werden, um Via- und Kontakt-Fehlerraten abzuschätzen. In einer Ausführungsform kann dies dadurch gemacht werden, dass ein Minimum von jeder Instanz pro Chip und optimaler Weise mehr genommen wird. In einer beispielhaften Implementierung kann einige Wafer-Niveau-Variation aufgrund von Schicht-(sheet)-Widerstands-Änderungen sowie von Ätzen-Variationen erwartet sein, aber mit einer höheren Dichte von Punkten, kann Retikel- oder Maske-(Lithographie)-Niveau identifiziert werden.
  • Mit diesen Ergebnissen kann eine Wafer-Karte benutzt werden, um Widerstands-Diskontinuitäten bei dem Wafer-Niveau zu detektieren. 5 ist ein Blockdiagramm einer Wafer-Karte in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. In Graph 510 ist ein starkes ausgezogenes (striped) Muster gezeigt. Die Tabelle 511 zeigt an, dass die oberen zwei Chips einen 30% geringeren Ertrag haben. In Graph 510 kein oder ein schwaches ausgezogenes Muster ist gezeigt. Tabelle 521 zeigt 8 Chips pro Retikel an. In einer Ausführungsform existiert keine andere Via-2-Test-Struktur in jedem Chip in dem Wafer.
  • In einer Ausführungsform können selbst kleine Änderungen in dem Via-Widerstand sehr bemerkbare Muster bilden, welche dann mit niedrig-Ertrag-Chips korreliert werden können. Bedeutende Ertrags-Unterschiede können dann benutzt werden, um erhöhte Via-Fehlerraten zu extrapolieren. Somit kann ein Korrelieren von Chip-Fehlern auf Diskontinuitäten im Via-Widerstand über den Wafer hinweg ein anderes Werkzeug zum Identifizieren von Ertrags-Verminderern (detractors) sein. In einer Ausführungsform ermöglicht zumindest einen separaten RO mit einem hohen Via/Kontakt-Widerstand an oder zu Inverter-Stufe-Transistor-Widerstand für Via- und Kontakt-Schicht zu haben, Einsicht in Via- und Kontakt-Schichten, welche einen RO haben. Ein Mitteln von mehreren Via/Kontakt-Typen oder -Niveaus kann auch benutzt werden, um Wafer-Niveau-Signaturen heraus zu subtrahieren, welche die Existenz von Lithographie-getriebenen Defekten vermindern. Final herausbringende Teams (finally bringup teams) können auch auf neue Problemen fokussiert sein, da Chips mit höheren Via-Fehlraten ignoriert werden können. Prozess-Verbesserungen können auch nachvollzogen bzw. nachverfolgt werden und in mehreren Metriken oder größerer Granularität als nur Ertrag quantifiziert werden (z. B. Via-2-Widerstand, Anzeige eines Grundes eines Ertrags-Problems, etc.). 6 ist ein Blockdiagramm einer anderen Via-Schicht-Vergleichs-Karte in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Graph 610 ist für eine Via-3-Ziel-Komponente-dominant-Ring-Oszillator. Graph 620 ist für eine Via-2-Ziel-Komponente dominant-Ring-Oszillator. In einer Ausführungsform derselbe RO in selben Stellen außer mit Via-3-dominierter restriktiver Last.
  • 7A ist eine grafische Anzeige eines Fehlens einer Korrelation mit Transistor-Geschwindigkeit in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform ist das Ziel, Kontakt-Widerstand und nicht Transistor-Geschwindigkeit zu messen. 7B ist ein Blockdiagramm einer grafischen Anzeige einer hohen Korrelation mit Mess-Widerstand. In einer Ausführungsform gibt es eine starke Korrelation mit Kontakt-Widerstand, welcher mit einer vier-Punkt-Sonde gemessen ist.
  • Es ist geschätzt, dass, während die vorliegende Beschreibung oft in Ausdrücken von Via-Widerständen beschrieben ist, eine Verschiedenheit von Widerständen auch analysiert werden kann (z. B. Via-Widerstand, Kontakt-Widerstand, etc.), um Prozess-Überwachung zu erleichtern. In einer beispielhaften Implementierung ist Verzögerung oder Transistor-Geschwindigkeit in einen digitalen Wert mittels eines Ring-Oszillators übersetzt, um einen Zähler für eine fixierte Zeitperiode zu inkrementieren. Die digitalen Zähler-Ergebnisse können mittels einer Verschiedenheit von Mechanismen herausgelesen werden (z. B. eine Scan-Kette, JTAG-Kette, etc.). Somit können Ring-Oszillator-(RO)-Frequenzen sehr kostengünstig bei einem Hoch-Volumen-ATE-Tester verglichen mit traditionellen Mechanismus-Versuchen gemessen werden.
  • 9 ist ein Blockdiagramm eines beispielhaften Analyse-Systems 900 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Analyse-System 900 umfasst Charakteristik-dominantes Ring-Oszillator-System 910 und Analyse-Komponente 920. Es ist geschätzt, dass das Charakteristik-dominante-Ring-Oszillator-System eine Verschiedenheit von Implementierungen (100, 200, 1300, 1400, etc.) umfassen kann. Charakteristik-dominanter-Ring-Oszillator 910 kann zumindest eine Ziel-Komponente (z. B. 121, 221, 1321, 1421, etc.) umfassen. Charakteristik-dominanter-Ring-Oszillator 910 kann zumindest eine Steuer-Komponente (z. B. 140, 230, etc.) umfassen. Es ist auch geschätzt, dass die Analyse-Komponente 920 eine Verschiedenheit von Implementierungen umfassen kann. In einer Ausführungsform ist eine Ausgabe von Charakteristik-dominantem Ring-Oszillator 910 in Analyse-Komponente 920 gefüttert. Die Analyse-Komponente 920 kann Komponenten auf Chip mit dem Charakteristik-dominanten-Ring-Oszillator 910 umfassen, Komponenten außerhalb von Chip von dem Charakteristik-dominanten-Ring-Oszillator 910, Kombination von Komponenten auf dem Chip und entfernt von dem Chip. Es ist auch geschätzt, dass die Analyse-Komponente 920 eine Verschiedenheit von verschiedenen Analysen durchführen kann. In einer beispielhaften Implementierung kann die Analyse Übergangs-Verzögerungen umfassen, Bestimmung von Widerstands-Energie-Verbrauch, Herstellungs-Prozess-Konsistenz und Defekte, etc.
  • 10 ist ein Blockdiagramm eines beispielhaften Analyse-Systems 1000 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Analyse-System 1000 umfasst dominant-Charakteristik-Ring-Oszillator 1010 und Analyse-Komponente 1020. Dominant-Charakteristik-Ring-Oszillator 1010 umfasst Oszillierungs-Ring aufweisend Inversions-Komponenten 1011, 1012, 1013, Ziel-Komponenten 1021, 1022, 1023 und Steuerung 1031 gekoppelt in einem Ring-Pfad. Ausgabe 1004 wird von dominant-Charakteristik-Ring-Oszillator 1010 an Analyse-Komponente 1020 weitergeleitet. Analyse-Komponente 1020 umfasst Zähler 1021 und Verarbeitungs-Komponente 1022. Es ist auch geschätzt, dass die Analyse-Komponente 1020 eine Verschiedenheit von verschiedener Analyse durchführen kann. In einer beispielhaften Implementierung kann die Analyse Übergangs-Verzögerungen, Bestimmung von Widerstands-Energie-Verbrauch, Herstellungs-Prozess-Konsistenz und Defekte, etc. umfassen.
  • 11 ist ein Flussdiagramm eines beispielhaften Analyse-Verfahrens 1100 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform wird die Analyse-Methode 1100 mittels einer Analyse-Komponente (z. B. 920, 1020, etc.) durchgeführt.
  • In Block 1110 wird ein dominanter-Charakteristik-Ring-Oszillations-Prozess durchgeführt. In einer Ausführungsform umfasst der dominante-Charakteristik-Ring-Oszillations-Prozess Hochzieh-Vorgänge und Herunterzieh-Vorgänge eines Signals, wobei zumindest ein Übergang einer Signal-Inversion an eine nachfolgende Komponente mittels einer dominanten Charakteristik beeinflusst ist. Die dominante Charakteristik kann mit einer Ziel-Komponente-Charakteristik assoziiert sein. In einer beispielhaften Implementierung umfasst Oszillation Übergänge zwischen einem logischen 1-Zustand und einem logischen 0-Zustand. In einer Ausführungsform ist der zweite logische Zustand das Gegenteil oder das Inverse des ersten logischen Zustands. In einer Ausführungsform steigt eine dominante-charakteristische-Auswirkung bzw. Einwirkung (z. B. Via-Widerstand, Kontakt-Widerstand, etc.) oder macht die Übergangs-Ausbreitungs-Verzögerung länger oder größer als sie anderenfalls nehmen würde, wenn die dominante Charakteristik den Übergang nicht berühren bzw. beeinflussen würde. In einer Ausführungsform ist die resultierende Verzögerung so groß, dass sie die Ring-Oszillator-Frequenz dominiert. In einer beispielhaften Implementierung kann die Verzögerung digital gemessen werden.
  • In Block 1120 wird ein Analyse-Prozess durchgeführt. In einer Ausführungsform werden Ergebnisse des dominante-Charakteristik-Via-Ring-Oszillations-Prozesses (z. B. ähnlich zu Block 1110, etc.) analysiert. Es ist geschätzt, dass eine Verschiedenheit von verschiedener Analyse durchgeführt werden kann. Die Analyse kann Einsicht in verschiedene Charakteristiken und Merkmale geben (z. B. Metall-Via-Widerstand und Konfiguration, Kontakt-Widerstand und Konfiguration, etc.), welche benutzt werden können, um den Prozess zu verbessern und auch um Prozess-Modellierung zu verbessern. Bedeutende Abweichung in irgendeiner Komponente (z. B. Via-Schicht, Kontakt-Schicht, Metallschicht, etc.) kann an das Prozess-Team rückgekoppelt werden. Erhalten dieser Information von Ring-Oszillatoren ermöglicht Hochvolumen-Datensammlung über viele Produktionschargen, was eine genauere statistische Analyse von verschiedenen Problemen erleichtert (z. B. Prozess-Drift, Fehlfunktionen, Operations-Schwierigkeiten, etc.).
  • 12 ist ein Flussdiagramm eines beispielhaften Analyse-Prozesses 1200 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. In einer beispielhaften Implementierung ist der Analyse-Prozess 1200 ähnlich zu dem Analyse-Prozess von Block 1120. In einer beispielhaften Implementierung ist Analyse-Prozess 1200 ähnlich zu der Analyse, welche mittels einer Analyse-Komponente (z. B. 920, 1020, etc.) durchgeführt wird.
  • In Block 1210 ist eine Anzeige, welche mit einer dominanten Charakteristik assoziiert ist, empfangen. In einer Ausführungsform umfasst die Anzeige Übergänge in einem Signal, in welchem zumindest eine Übergangs-Verzögerung (transition delay) mittels einer dominanten Charakteristik beeinflusst bzw. berührt ist.
  • In Block 1220 ist eine Zeit-Charakteristik, welche mit einer Signal-Übergangszeit (z. B. Verzögerung, etc.) assoziiert ist, bestimmt, wobei die Übergangszeit mittels einer dominanten Charakteristik beeinflusst ist. In einer Ausführungsform ist die Zeit-Charakteristik eine Verzögerung in einem Signal-Übergang von einer Komponente zu einer anderen Komponente. Es ist geschätzt, dass eine Zeit-Charakteristik (z. B. Übergangs-Verzögerung, etc.) mittels einer Verschiedenheit von dominanten Charakteristiken (z. B. Via-Widerstand, Kontakt-Widerstand, Hoch-Kanal-Widerstand, Niedrig-Kanal-Widerstand, Hoch-Kopplungs-Kapazität, Niedrig-Kopplungs-Kapazität, etc.) beeinflusst sein kann.
  • In Block 1230 werden Charakteristiken eines Gerätes basierend auf der Signal-Übergangszeit analysiert. In einer Ausführungsform umfasst die Übergangszeit-Analyse Analyse einer Verzögerung in einem Signal-Übergang von einer Komponente zu einer anderen Komponente. Es ist geschätzt, dass eine Verschiedenheit von Charakteristiken analysiert werden kann. In einer Ausführungsform wird Analyse von verschiedenen Komponenten-Charakteristiken (z. B. Metallschicht-Charakteristik, Via-Schicht-Charakteristik, Kontakt-Charakteristik, etc.) durchgeführt. Die Ziel-Komponenten können verschiedene Eigenschaften umfassen (z. B. Widerstand, Kapazität, etc.) und Charakteristiken und Prozesse, welche mit den Ziel-Komponente-Eigenschaften oder -Empfindlichkeiten assoziiert sind (z. B. können eine Funktion von M2/Via2/M3-Fehlausrichtung, von Größe, von Raum-Einnahme (spacing) von Ätzen, von CMP, etc. sein), können analysiert werden. Verschiedene Artikel (items) können bei verschiedenen Niveaus analysiert werden (z. B. Chip-Niveau, Wafer-Niveau, systematisches Niveau, etc.). Verschiedene statistische Analyse (z. B. Mitteln, etc.) kann durchgeführt werden, um Anomalien heraus zu faktorieren (z. B. Wafer-Niveau-Signaturen, etc.). In einer Ausführungsform können, wenn der dominante-Charakteristik-Ring-Oszillator-System eine bestimmte Charakteristik hat (z. B. 100.000 Vias in einer Ziel-Komponente und eine 10%-ige Erhöhung im Widerstand, etc.), dann verschiedene Extrapolation gemacht werden (z. B. es gibt einen Via-Fehler in 1.000.000 Vias, etc.).
  • In einer exemplarischen Implementierung kann die Signal-Übergangszeit (z. B. Verzögerungszeiten, etc.) benutzt werden, um Fabrikations-Prozesse und Geräte-Operationen zu untersuchen. Die Übergangs-Verzögerungen können benutzt werden, um Widerstands-Messungen und Kopplungs-Kapazitäts-Messungen für Komponenten zu extrapolieren, welche in einem oszillierenden Ring und anderen Komponenten eines Halbleiter-Chips umfasst sind. Die anderen Komponenten können Komponenten einer Fläche eines Halbleiter-Chips nahe zu Komponenten oder mit ähnlichen Charakteristiken von Komponenten eines dominanten-Charakter-Ring-Oszillators (z. B. 100, 200, etc.) umfassen. In einer exemplarischen Implementierung werden Messungen, welche mit einer dominanten Charakteristik (z. B. Via-Widerstand, Kontakt-Widerstand, Leitermetall-Widerstand (line metal resistance), etc.) von Ring-Oszillatoren assoziiert sind, basierend auf Übergangs-Verzögerungen in den Ring-Oszillatoren extrapoliert. Die Messungen können auf Analyse und Messung von Metallschicht-Charakteristiken von anderen Komponenten (z. B. arithmetisch logische Einheiten, Register, etc.) eines Halbleiter-Chips zusätzlich zu den Ring-Oszillatoren extrapoliert werden.
  • In einer Ausführungsform umfasst die Analyse Bestimmen einer Verzögerung, welche mit einem dominanten Via-Widerstand assoziiert ist, und die Verzögerung kann mit Prozess-Variation korreliert werden. Die Analyse kann Entfalten des Via-Widerstands, Fehler (flaws), etc. umfassen. In einer Ausführungsform werden Charakteristiken eines Geräts basierend auf der Übergangs-Verzögerungszeit analysiert. Es ist geschätzt, dass eine Verschiedenheit von Charakteristiken analysiert werden kann. In einer Ausführungsform werden Ergebnisse von einem Ring-Oszillator einschließlich eines Widerstands-dominierten Vias mit einer Gewürz-Simulation (spice simulation) der Schaltung verglichen. Wenn eine tatsächliche physikalische Implementierung schneller läuft, dann ist es eine Anzeige, dass der Widerstand höher als erwartet ist. In einer Ausführungsform kann ein dominante-Charakteristik-Ring-Oszillator-System benutzt werden, um katastrophale Fehler zu identifizieren (z. B. einen offenen oder unendlichen Widerstand, eine übermäßige Verzögerung auf einem kritischen Pfad, etc.). In einer Ausführungsform kann ein dominante-Charakteristik-Ring-Oszillator-System benutzt werden, um weiche Fehler zu identifizieren (z. B. einen bestimmten Widerstand, eine Verzögerung auf einem nicht-kritischen Pfad, etc.).
  • In einer Ausführungsform zeigen Analyse-Resultate verschiedene Schlussfolgerungen an. Das systematische Retikel-Niveau-Muster ist definitiv auf die Maske/Litho bezogen. Eine leichte Via-2-Widerstands-Erhöhung zeigt ein M2/Via2-Fehlausrichtungs-Problem an. Das M2/Via2-Fehlausrichtungs-Problem zeigt wiederum eine bedeutende Erhöhung von Via-2-Fehlerrate an. Die oberen Die-Teile, welche CP/Ft passieren, können undetektierbar hohe Widerstands-Vias haben, welche System-Geschwindigkeit beeinflussen. In einer beispielhaften Implementierung erleichtert die Analyse ein Vermindern oder Vermeiden von vertaner Zeit, wobei ein Geschwindigkeits-Problem herausgefunden wird, wenn Änderungen bedeutend höher sind, dass Prozess eine Quelle der Probleme sein kann. In einer Ausführungsform kann die Analyse direkt auf lithographische Linsen-Probleme dadurch gerichtet werden, dass die Ziel-Komponente empfindlich auf lithographisches-Muster-Probleme gemacht wird (z. B. Trifoil, Defokussierung, Chroma, Aberrationen höherer Ordnung, etc.).
  • Charakteristik-dominierte-Ring-Oszillator-Systeme und Verfahren erleichtern bequeme und effiziente Analyse von verschiedenen Charakteristiken und Merkmalen. In einer Ausführungsform können Charakteristik-dominierte-Ring-Oszillator-Systeme und Verfahren Messung von Information ermöglichen, welche mit den verschiedenen Charakteristiken und Merkmalen assoziiert ist, unter Benutzung weniger Ressourcen (z. B. 100–200 Vias, 1000–2000 Vias, etc.) als herkömmliche Zugangsweisen (z. B. 500.000 Vias, 1.000.000 Vias, etc.). In einer exemplarischen Implementierung ist die Information in einem bequemen digitalen Format abgerufen. In einer Ausführungsform können größere Mengen von Information bei einer größeren Granularität bei niedrigeren Kosten und unter Benutzung von weniger Ressourcen als eine traditionelle Zugangsweise abgerufen werden (z. B. es können mehr Mess-„Punkte” auf einem Die umfasst sein, viel weniger Die-Fläche und Ressourcen sind besetzt, etc.). Die erhöhte Menge und Granularität (z. B. auf eine bestimmte Fläche von Die gerichtet, auf eine bestimmte Prozess-Empfindlichkeit gerichtet, etc.) kann für eine verbesserte Analyse von möglichen Problemen benutzt werden.
  • Es ist geschätzt, dass eine dominante Charakteristik eine Charakteristik sein kann, welche eine detektierbare Auswirkung auf Signal-Übergang oder -Ausbreitung durch einen Ring-Oszillator hat. Die dominante Charakteristik kann in einem absoluten Sinne dominant sein oder kann in einem relativen Sinne auf die detektierbare Auswirkung dominant sein. In einer Ausführungsform ist der Ziel-Komponente-Widerstand nicht dominanter in einem absoluten Sinne als eine zweite andere Komponente (z. B. Inverter, Steuerung, etc.) und wenn der zweite-andere-Komponente-Widerstand nicht geändert ist, hat eine Änderung in dem Ziel-Komponente-Widerstand eine dominante oder detektierbare Auswirkung auf die Änderung im Übergang oder Ausbreitung eines Signal-Übergangs, da der andere-Komponente-Widerstand nicht geändert ist. In einer Ausführungsform, wo Via-Widerstand (z. B. 10 Ohm, 100 Ohm, etc.) geringer ist als der Widerstand einer anderen Komponente (z. B. 1000 Ohm, 3000 Ohm, etc.) in einem absoluten Sinne, wenn der Via-Widerstand geändert wird (z. B. 20 Ohm, 300 Ohm, etc.) und der andere-Komponente-Widerstand nicht geändert ist, dann hat der Via-Widerstand eine dominante Auswirkung auf die resultierende Änderung in Signal-Übergangs-Verzögerung. Während die „dominante” Charakteristik von Ziel-Komponenten in vielen der präsentierten Beispiele (z. B. 121, 122 und 123, etc.), ist es geschätzt, dass die „dominante” Charakteristik einer Ziel-Komponente verschiedene Charakteristiken umfassen kann (z. B. Impedanz, Kapazität, Induktanz, etc.).
  • Präsentierte Systeme und Verfahren erleichtern bequeme und effiziente Analyse. Es ist geschätzt, dass Ziel-Komponenten weniger Ressourcen verbrauchen können und mehr nützliche Informationen als konventionelle Zugangsweisen erzeugen können. Zum Beispiel können zusätzliche Komponenten (z. B. Vias, Kontakt, etc.), welche in den vorliegenden Zugangsweisen hinzufügt werden (z. B. 1000 bis 2000, 100–200, etc.) bedeutend weniger sein und effizienter sein als extrem große Anzahl von Vias (z. B. 500.000, 1.000.000, etc.), welche in einigen konventionellen Zugangsweisen umfasst sind. In einer Ausführungsform können Komponenten, welche mit den präsentierten Systemen und Verfahren assoziiert sind, granular implementiert sein (z. B. eine relativ kleine Die-Fläche verbrauchen, relativ nahe an Die-Komponenten platziert sein, etc.). Resultate von der granularen Implementierung können auf andere Komponenten in dem Die extrapoliert werden (z. B. Fabrikations-Probleme, Operations-Probleme, etc.). Die präsentierten Systeme und Verfahren stellen auch leicht digitale Information bereit, welche in verschiedener Verarbeitungs-Analyse benutzt werden kann.
  • 15 ist ein Blockdiagramm eines exemplarischen Metall-Analyse-Systems 1500 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Metall-Analyse-System 1500 umfasst Analyse-Komponente 1501, dominante-Charakteristik-Ring-Oszillator 1502, dominante-Charakteristik-Ring-Oszillator 1503, dominante-Charakteristik-Ring-Oszillator 1504 und dominante-Charakteristik-Ring-Oszillator 1505. Dominante-Charakteristik-Ring-Oszillatoren 1502, 1503, 1504 und 1505 sind operabel, Signal-Übergänge zu oszillieren, wobei Übergangszeit und -Verzögerungen durch eine dominante Charakteristik der jeweiligen dominante-Charakteristik-Ring-Oszillatoren 1502, 1503, 1504 und 1505 berührt bzw. beeinflusst sind. Es ist geschätzt, dass die dominante Charakteristik eine Verschiedenheit von verschiedenen Charakteristiken (z. B. Hoch-Kanal-Widerstand, Niedrig-Kanal-Widerstand, Hoch-Kopplungs-Kapazität, Niedrig-Kopplung-Kapazität, etc.) umfassen kann. Analyse-Komponente 1501 ist operabel, Anzeigen zu analysieren, welche mit den jeweiligen dominanten Charakteristiken assoziiert sind. In einer Ausführungsform ist Analyse-Komponente 1501 operabel, eine Frequenz und Verzögerungen in Übergängen von jeweiligen Signalen zu analysieren, welche von den dominante-Charakteristik-Ring-Oszillatoren weitergeleitet werden. In einer exemplarischen Implementierung ist Analyse-Komponente 101 operabel, um Verzögerungen in Übergängen von jeweiligen Signalen, welche von den dominante-Charakteristik-Ring-Oszillatoren weitergeleitet werden, mit Kopplungs-Widerstand und Kopplungs-Kapazität zu korrelieren, welche in zumindest einem der dominante-Charakteristik-Ring-Oszillatoren umfasst sind.
  • Um die Erfindung nicht zu verschleiern, ist viel der detaillierten Beschreibung auf beispielhafte Ausführungsformen gerichtet, welche einen Transistor-Kanal-Widerstand (z. B. ein treibendes Inverter-Gate, etc.) und Kopplungs-Metallschicht-Drähte umfassen. Allgemeiner umfasst eine Inversions-Stufe eine Rolle-Widerstands-Komponente (role resistance component) und eine Kopplungs-Komponente. In einer anderen beispielhaften Implementierung umfasst die Rolle-Widerstands-Komponente einen Transistor-Kanal und eine Kopplungs-Komponente umfasst eine Metallschicht-Kopplung (z. B. Draht, Leitung, Spur, etc.). Eine Rolle-Widerstands-Komponente ist irgendein Typ von Komponente, welche benutzt werden kann, um die vergleichsweise Auswirkung eines Kopplungs-Komponente-Widerstands auf eine Übergangszeit (transition timing) oder -Verzögerung zu beeinflussen. Die Rolle-Widerstands-Komponente kann einen Widerstand haben, welcher eine größere oder kleinere vergleichsweise Auswirkung oder beeinflussende „Rolle” auf eine Signal-Übergangs-Verzögerung hat als ein Kopplungs-Komponenten-Widerstand. In einer Ausführungsform je größer oder höher der Widerstand der Rolle-Widerstand-Komponente verglichen mit dem Widerstand der Kopplungs-Komponente, umso größer oder proportionaler signifikant die Auswirkung der Rolle-Widerstand-Komponente auf die Verzögerung eines Übergangs verglichen zu einem Kopplungs-Komponente-Widerstand.
  • 16 ist ein Blockdiagramm eines exemplarischen dominante-Charakteristik Ring-Oszillators 1600 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform kann ein dominante-Charakteristik Ring-Oszillator ähnlich zu dominante-Charakteristik Ring-Oszillator 1600 als ein dominante-Charakteristik Ring-Oszillator (z. B. 1502, 1503, 1504, 1505, etc.) in dorninante-Charakteristik-Analyse-System 1500 benutzt werden. Dominante-Charakteristik Ring-Oszillator 1600 umfasst Inversions-Stufe 1610, Inversions-Stufe 1620, Inversions-Stufe 1630, Steuer-Komponente 1640 und Ausgabe 1675. Die Inversions-Stufen sind operabel, zumindest zu einem entsprechenden Inversions-Übergang in einem Signal zu führen. Der jeweilige Inversions-Übergang in dem Signal wird mittels der jeweiligen dominanten Charakteristik der Inversions-Stufen beeinflusst bzw. berührt. In einer Ausführungsform kann die dominante Charakteristik Zeit (timing) oder Verzögerung eines Signal-Übergangs durch die Inversions-Stufe beeinflussen. Es ist geschätzt, dass die dominante Charakteristik eine Verschiedenheit von verschiedenen Charakteristiken umfassen kann (z. B. einen Hoch-Kanal-Widerstand, Niedrig-Kanal-Widerstand, Hoch-Kopplungs-Kapazität, Niedrig-Kopplungs-Kapazität, etc.). Steuer-Komponente 1640 ist operabel, einen Zustand des Signals zu steuern. Ausgabe 1675 ist operabel, ein Signal auszugeben.
  • Inversions-Stufe 1610 umfasst Rolle-Widerstand-Komponente 1611 und Kopplungs-Komponente 1612. Inversions-Stufe 1620 umfasst Rolle-Widerstand-Komponente 1621 und Kopplungs-Komponente 1622. Inversions-Stufe 1630 umfasst Rolle-Widerstand-Komponente 1631 und Kopplungs-Komponente 1632. In einer Ausführungsform umfassen die Rolle-Widerstands-Komponenten Inverter, welche operabel sind, zumindest einen entsprechenden Inversions-Übergang in einem Signal zu bewirken, und die Kopplungs-Komponenten sind operabel, die entsprechenden Signal-Übergänge an eine andere Stufe zu befördern. In einer Ausführungsform sind die Inverter konfiguriert, zumindest einen Transistor zu umfassen (z. B. ein Inverter-Treiber-Gate, Heraufzieh-Transistor, etc.), welcher eine dominante Kanal-Widerstand-Charakteristik hat. In einer Ausführungsform sind die Kopplungs-Komponenten konfiguriert, eine dominante Kopplungs-Kapazität-Charakteristik zu haben (z. B. relativ hohe Kopplungs-Kapazität, relativ niedrige Kopplungs-Kapazität, etc.). Der jeweilige Inversions-Übergang in dem Signal wird mittels der jeweiligen dominanten Charakteristik der Inversions-Stufen beeinflusst. In einer Ausführungsform kann die dominante Charakteristik (z. B. Kanal-Widerstand, Draht-Widerstand, Kopplungs-Kapazität, etc.) Zeitverhalten bzw. Zeit oder Verzögerung eines Signal-Übergangs durch eine Inversions-Stufe beeinflussen.
  • Wiederum ist viel der detaillierten Beschreibung auf exemplarische Rolle-resistente (role resistant) Komponenten gerichtet, welche einen Transistor-Kanal-Widerstand eines treibenden Inverter-Gates umfassen, während Kopplungs-Komponenten als Metallschicht-Drähte beschrieben sind. Es wird geschätzt, dass eine Verschiedenheit von Komponenten als Rolle-Widerstands-Komponenten benutzt werden können (z. B. irgendein Typ von Komponente, welche benutzt werden kann, um die vergleichsweise Auswirkung eines Kopplungs-Komponente-Widerstandes auf ein Übergangszeit-Verhalten oder -Verzögerung zu beeinflussen, etc.) und irgendein Typ von Kopplungs-Komponente (z. B. Metallschicht-Draht, Spur, Leitung, etc.). In einer Ausführungsform je größer der Widerstand der Rolle-Widerstands-Komponente, umso geringer die vergleichsweise jeweilige Auswirkung eines Kopplungs-Komponenten-Widerstands auf eine Signal-Übergangs-Verzögerung.
  • In einer Ausführungsform ist eine Mehrzahl von Metall-empfindlichen Ring-Oszillatoren in einer Metallschicht umfasst. In einer Ausführungsform ist eine vier-Ring-Oszillator-Strategie für jede individuelle Metallschicht eingesetzt. In einer Ausführungsform ist eine vier-Ring-Oszillator-Konfiguration in jeder individuellen Metallschicht umfasst. Die vier-Ring-Oszillatoren können in zwei Gruppen oder Mengen bzw. Sätzen organisiert werden, jeweils mit zwei Ring-Oszillatoren. Der erste Satz kann Ring-Oszillatoren umfassen, welche einen Hoch-Kanal-Widerstand relativ zu einem Kopplungs- oder Draht-Widerstand haben. Der zweite Satz kann einen niedrigen Kanal-Widerstand relativ zu einem Kopplungs- oder Draht-Widerstand haben. In einer Ausführungsform gibt es innerhalb jedes Satzes zwei Ring-Oszillatoren, einen ersten Ring-Oszillator mit einer hohen Kopplungs-Kapazität relativ zu einer anderen Inversions-Stufe oder Kopplungs-Komponente in einem anderen Ring-Oszillator, und einen zweiten Ring-Oszillator mit einer niedrigen Kopplungs-Kapazität relativ zu einer anderen Inversions-Stufe oder Kopplungs-Komponente in einem anderen Ring-Oszillator. In einer Ausführungsform umfasst Untersuchung und Analyse von Ring-Oszillator-Merkmalen und Charakteristiken Anzeigen von sowohl Draht-Kapazität als auch Draht-Widerstand.
  • 17 ist ein Blockdiagramm eines beispielhaften dominante-Charakteristik-Analyse-Systems 1700 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform ist dominante-Charakteristik-Analyse-System 1700 ähnlich zu dominante-Charakteristik-Analyse-System 1600. Dominante-Charakteristik-Analyse-System 1700 umfasst Analyse-Komponente 1710, dominante-Charakteristik-Ring-Oszillator 1720, dominante-Charakteristik-Ring-Oszillator 1730, dominante-Charakteristik-Ring-Oszillator 1740 und dominante-Charakteristik-Ring-Oszillator 350. Analyse-Komponente 1710 umfasst Zähler 311, Zähler 312, Zähler 313 und Zähler 314 und Analyse-Komponente 350. Zähler 311 ist mit dominantem Ring-Oszillator 320 gekoppelt, Zähler 312 ist mit dominantem Ring-Oszillator 330 gekoppelt, Zähler 313 ist mit dominantem Ring-Oszillator 1740 gekoppelt und Zähler 314 ist mit dominantem Ring-Oszillator 1750 gekoppelt.
  • Dominante-Charakteristik-Ring-Oszillator 1720 umfasst Inversions-Stufen 321, 322 und 323 und Steuerungs-Stufe 324. In einer Ausführungsform leitet ein dominante-Charakteristik-Ring-Oszillator ein Signal weiter, welches Übergangs-Verzögerungen unterworfen ist, welche durch einen relativ hohen Kanal-Widerstand und hohe Kopplungs-Kapazität beeinflusst sind. In einer beispielhaften Implementierung umfasst jede jeweilige Inversions-Stufe (z. B. 321, 322 und 323) einen entsprechenden Hoch-Kanal-Widerstand-Inverter (z. B. 361, 363 und 365) und jeweilige Hoch-Kapazität-dominante-Charakteristik-Kopplungs-Komponente (z. B. 362, 364 und 366). Steuerungs-Stufe 324 umfasst NAND-Gate 367.
  • Dominante-Charakteristik-Ring-Oszillator 1730 umfasst Inversions-Stufen 331, 332 und 333 und Steuerungs-Stufe 334. In einer Ausführungsform leitet ein dominante-Charakteristik-Ring-Oszillator ein Signal weiter, welches Übergangs-Verzögerungen unterworfen ist, welche durch einen relativ hohen Kanal-Widerstand und hohe Kopplungs-Kapazität beeinflusst sind. In einer beispielhaften Implementierung umfasst jede jeweilige Inversions-Stufe (z. B. 331, 332 und 333) einen entsprechenden Hoch-Kanal-Widerstand-Inverter (z. B. 371, 373 und 375) und jeweilige Hoch-Kapazität-dominante-Charakteristik-Kopplungs-Komponente (z. B. 372, 374 und 376). Steuerungs-Stufe 334 umfasst NAND-Gate 377.
  • Dominante-Charakteristik-Ring-Oszillator 1740 umfasst Inversions-Stufen 341, 342 und 343 und Steuerungs-Stufe 344. In einer Ausführungsform leitet ein dominante-Charakteristik-Ring-Oszillator ein Signal weiter, welches Übergangs-Verzögerungen unterworfen ist, welche durch einen relativ hohen Kanal-Widerstand und hohe Kopplungs-Kapazität beeinflusst sind. In einer beispielhaften Implementierung umfasst jede jeweilige Inversions-Stufe (z. B. 341, 342 und 343) einen entsprechenden Hoch-Kanal-Widerstand-Inverter (z. B. 381, 383 und 385) und jeweilige Hoch-Kapazität-dominante-Charakteristik-Kopplungs-Komponente (z. B. 382, 384 und 386). Steuerungs-Stufe 344 umfasst NAND-Gate 387.
  • Dominante-Charakteristik-Ring-Oszillator 1750 umfasst Inversions-Stufen 351, 352 und 353 und Steuerungs-Stufe 354. In einer Ausführungsform leitet ein dominante-Charakteristik-Ring-Oszillator ein Signal weiter, welches Übergangs-Verzögerungen unterworfen ist, welche durch einen relativ hohen Kanal-Widerstand und hohe Kopplungs-Kapazität beeinflusst sind. In einer beispielhaften Implementierung umfasst jede jeweilige Inversions-Stufe (z. B. 351, 352 und 353) einen entsprechenden Hoch-Kanal-Widerstand-Inverter (z. B. 381, 383 und 385) und jeweilige Hoch-Kapazität-dominante-Charakteristik-Kopplungs-Komponente (z. B. 392, 394 und 396). Steuerungs-Stufe 354 umfasst NAND-Gate 397.
  • Jeder Zähler (z. B. 311, 312, 313 und 341) zählt Übergänge in einem jeweiligen Signal von jedem jeweiligen dominanten Ring-Oszillator (z. B. 320, 330, 340 und 350). Zähler 311, Zähler 312, Zähler 313 und Zähler 314 sind mit Analyse-Komponente 350 gekoppelt. Analyse-Komponente 1750 analysiert die Zähler-Information, um die Auswirkung der dominanten Charakteristik der jeweiligen dominante-Charakteristik-Ring-Oszillatoren zu bestimmen.
  • 18 ist ein Flussdiagramm eines beispielhaften Metall-Analyse-Verfahrens 1800 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung.
  • In Block 1810 wird ein dominante-Charakteristik-Ring-Oszillations-Prozess durchgeführt. In einer Ausführungsform erleichtert der dominante-Charakteristik-Ring-Oszillations-Prozess eine Segregation von Kopplungs-Kapazität und -Widerstand. In einer Ausführungsform umfasst der dominante-Charakteristik-Ring-Oszillations-Prozess Heraufziehen (pull ups) und Herunterziehen (pull downs) eines Signals, wobei mindestens ein Übergang mittels der dominanten Charakteristik beeinflusst ist. In einer anderen beispielhaften Implementierung umfasst der dominante-Charakteristik-Ring-Oszillations-Prozess Übergänge zwischen einem logischen 1-Zustand zu einem logischen 0-Zustand. Ein Signal in einem ersten Zustand ist empfangen und ein Signal in einem zweiten Zustand ist ausgegeben, wobei eine Verzögerung zwischen Empfangen des ersten logischen Zustand-Signals und Ausgeben des zweiten logischen Zustand-Signals mittels einer dominanten Charakteristik beeinflusst ist. In einer Ausführungsform ist der zweite logische Zustand das Gegenteil oder das Inverse des ersten logischen Zustands. In einer Ausführungsform steigt ein Widerstands-Strom an oder macht die Verzögerung länger als sie anderenfalls einnehmen würde, wenn der Widerstands-Strom den Übergang nicht beeinflussen würde.
  • In Block 1820 wird ein Analyse-Prozess durchgeführt. In einer Ausführungsform werden Ergebnisse des dominante-Charakteristik-Ring-Oszillations-Prozesses analysiert. Es ist geschätzt, dass eine Verschiedenheit von verschiedener Analyse durchgeführt werden kann. Einsicht in Metall-Kapazität und -Widerstand separat für jede Metallschicht kann benutzt werden, um den Prozess zu verbessern sowie auch Prozess-Modellierung zu verbessern. Eine signifikante Abweichung in irgendeiner Metallschicht kann zu dem Prozess-Team rückgekoppelt werden. Korrelation zwischen Widerstand und Kapazität der verschiedenen Metallschichten kann in Extraktion-Werkzeug-Technik-Dateien und Prozess-Toleranzen in Zeitgebungs-Abläufen rückgekoppelt werden. Wenn Kapazität und Widerstand segregiert sind, dann können sie als eine Basis zum Extrapolieren auf ein 3D-Layout benutzt werden. Ein Bekommen dieser Information von Ring-Oszillatoren ermöglicht Hoch-Volumen-Daten-Sammlung über viele Produktions-Chargen hinweg, was genauere statistische Analyse von Prozess-Verschiebung ermöglicht.
  • In einer Ausführungsform umfasst die Analyse Bestimmen einer Verzögerung, welche mit einer dominanten Charakteristik des dominante-Charakteristik-Ring-Oszillations-Prozesses assoziiert ist. Die Verzögerung kann mit einer Prozess-Variation korreliert sein. Die Analyse kann umfassen Entfalten von Transistor-Geschwindigkeit, Entfalten von Metall-Widerstand und Entfalten von Metall-Kapazität. In einer beispielhaften Implementierung kann Analysieren umfassen: Untersuchen eines Hoch-Kanal-Widerstand-Ring-Oszillators, wobei der Metall-Widerstand eine relativ sehr kleine Rolle in einer Verzögerung spielt; Identifizieren einer Anzeige einer Kapazitäts-Änderung; Kombinieren einer Untersuchung eines Niedrig-Kanal-Widerstand-Ring-Oszillators mit Ergebnissen des Hoch-Kanal-Widerstand-Ring-Oszillators; und Bestimmen von Metall-Widerstands-Differenz zwischen dichten und spärlichen Leitungen.
  • 19 ist ein Flussdiagramm eines beispielhaften dominante-Charakteristik-Ring-Oszillations-Prozesses 1900 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform ist ein Signal durch Inversions-Stufen übergegangen.
  • In Block 1910 wird ein Hoch-Kanal-Widerstands- und Niedrig-Kopplungs-Kapazität-Prozess durchgeführt. In einer Ausführungsform ist der Hoch-Kanal-Widerstand und Niedrig-Kapazität in einer Inversions-Stufe. In einer anderen beispielhaften Implementierung ist der Hoch-Kanal-Widerstand hoch in Bezug auf oder verglichen mit einem Kopplungs-Widerstand der Inversions-Stufe. Die Niedrig-Kopplungs-Kapazität ist niedrig in Bezug auf Kopplungs-Kapazität einer anderen Inversions-Stufe.
  • In Block 1920 wird ein Hoch-Kanal-Widerstands- und Niedrig-Kopplungs-Kapazität-Prozess durchgeführt. In einer Ausführungsform ist der Hoch-Kanal-Widerstand und Niedrig-Kapazität in einer Inversions-Stufe. In einer anderen beispielhaften Implementierung ist der Hoch-Kanal-Widerstand hoch in Bezug auf oder verglichen mit einem Kopplungs-Widerstand der Inversions-Stufe. Die Niedrig-Kopplungs-Kapazität ist niedrig in Bezug auf Kopplungs-Kapazität einer anderen Inversions-Stufe.
  • In Block 1930 wird ein Hoch-Kanal-Widerstands- und Niedrig-Kopplungs-Kapazität-Prozess durchgeführt. In einer Ausführungsform ist der Hoch-Kanal-Widerstand und Niedrig-Kapazität in einer Inversions-Stufe. In einer anderen beispielhaften Implementierung ist der Hoch-Kanal-Widerstand hoch in Bezug auf oder verglichen mit einem Kopplungs-Widerstand der Inversions-Stufe. Die Niedrig-Kopplungs-Kapazität ist niedrig in Bezug auf Kopplungs-Kapazität einer anderen Inversions-Stufe.
  • In Block 1940 wird ein Hoch-Kanal-Widerstands- und Niedrig-Kopplungs-Kapazität-Prozess durchgeführt. In einer Ausführungsform ist der Hoch-Kanal-Widerstand und Niedrig-Kapazität in einer Inversions-Stufe. In einer anderen beispielhaften Implementierung ist der Hoch-Kanal-Widerstand hoch in Bezug auf oder verglichen mit einem Kopplungs-Widerstand der Inversions-Stufe. Die Niedrig-Kopplungs-Kapazität ist niedrig in Bezug auf Kopplungs-Kapazität einer anderen Inversions-Stufe.
  • 20 ist ein Flussdiagramm eines beispielhaften Analyse-Prozesses 2000 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. In einer beispielhaften Implementierung ist Analyse-Prozess 2000 ähnlich zu dem Analyseprozess von Block 1820. In einer beispielhaften Implementierung ist Analyse-Prozess 2000 ähnlich zu der Analyse, welche mittels Analyse-Komponente 1501 durchgeführt wird. Mit Bezug zurück auf 15 ist es geschätzt, dass Analyse-Komponente 1501 eine Verschiedenheit von Implementierungen umfassen kann. Die Analyse-Komponente 1501 kann Komponenten auf Chip mit dominante-Charakteristik-oszillierenden-Ringen, Komponenten außerhalb des Chips von der dominante-Charakteristik-oszillierenden-Ringe, und Kombination von Komponenten auf und entfernt von dem Chip umfassen. Es ist auch geschätzt, dass die Analyse-Komponente 1501 eine Verschiedenheit von verschiedenen Analysen durchführen kann. In einer exemplarischen Implementierung kann die Analyse Übergangs-Verzögerungen, Bestimmung von Kanal-Widerstand, Bestimmung von Kopplungs-Kapazität, Herstellungs-Prozess-Konformität und Defekte, etc. umfassen.
  • In Block 2010 wird eine Anzeige, welche mit einer dominanten Charakteristik assoziiert ist, empfangen. In einer Ausführungsform umfasst die Anzeige Übergänge in einem Signal, in welchem zumindest eine Übergangs-Verzögerung mittels einer dominanten Charakteristik beeinflusst ist.
  • In Block 2020 wird eine Übergangs-Verzögerungs-Zeit bestimmt, wobei die Übergangs-Verzögerungs-Zeit mittels einer dominanten Charakteristik beeinflusst ist. Es ist geschätzt, dass eine Übergangs-Verzögerung mittels einer Verschiedenheit von dominanten Charakteristiken beeinflusst werden kann (z. B. Hoch-Kanal-Widerstand, Niedrig-Kanal-Widerstand, hohe Kopplungs-Kapazität, niedrige Kopplungs-Kapazität, etc.).
  • In Block 2030 werden Charakteristiken eines Geräts basierend auf der Übergangs-Verzögerungs-Zeit analysiert. Es ist geschätzt, dass eine Verschiedenheit von Charakteristiken analysiert werden kann. In einer Ausführungsform ist eine Analyse von Metallschicht-Charakteristiken durchgeführt. In einer anderen Implementierung können die Übergangs-Verzögerungs-Zeiten benutzt werden, um Fabrikations-Prozesse und Geräte-Operationen zu untersuchen. Die Übergangs-Verzögerungen können benutzt werden, um Widerstands-Messungen und Kopplungs-Kapazität-Messungen für beide Komponenten, welche in einem oszillierenden Ring und anderen Komponenten eines Halbleiter-Chips umfasst sind, zu extrapolieren. Die anderen Komponenten können Komponenten in einer Fläche eines Halbleiter-Chips nahe an Komponenten oder mit einer ähnlichen Charakteristik von Komponenten eines Metall-Analyse-Systems umfassen (z. B. 1500, 1600, 1700, etc.) umfassen. In einer beispielhaften Implementierung werden Messungen, welche mit einer dominanten Charakteristik assoziiert sind, (z. B. Leitungs-Metall-Widerstand, Kanal-Metall-Widerstand, Leitungs-Kopplungs-Kapazität, etc.) von Ring-Oszillatoren basierend auf Übergangs-Verzögerungen in den Ring-Oszillatoren extrapoliert und die Messungen werden auf Analyse und Messung von Metallschicht-Charakteristiken von anderen Komponenten (z. B. arithmetische logische Einheiten, Register, etc.) eines Halbleiter-Chips zusätzlich zu den Ring-Oszillatoren extrapoliert.
  • In einer Ausführungsform sind die Kopplungs-Komponenten Kopplungs-Leitungen (z. B. Metall-Leitungen, etc.). Die Kopplungs-Leitungen können beabstandet sein, um verschiedene kapazitive Charakteristiken zu haben. 21 ist ein Blockdiagramm einer beispielhaften Kopplungs-Komponente 2100 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform ist Kopplungs-Komponente 2100 ähnlich zu Kopplungs-Komponente 1612, 1622 und 1623. Kopplungs-Komponente 2100 umfasst Leitungen 2110, 2120, 2130, 2140, welche mit entsprechenden Räumen oder Abständen 2151, 2152 und 2153 zwischen den Leitungen konfiguriert sind. In einer Ausführungsform hat Kopplungs-Komponente 2100 eine relativ hohe Kopplungs-Kapazität-dominante-Charakteristik. In einer beispielhaften Implementierung sind die Räume oder Abstand zwischen den Leitungen nahe einem Minimum gehalten. In einer beispielhaften Implementierung sind die Räume oder Abstand zwischen den Leitungen ungefähr nahe der Breite der entsprechenden Leitungen. In einer Ausführungsform wird die Draht-Kapazität multipliziert mittels eines Miller-Effektes, da angrenzende Drähte auf entgegen gesetzten Spannungen ungefähr simultan getrieben sind. In einer exemplarischen Implementierung ist jede Leitung ungefähr 50 nm breit und jeder Raum ist ungefähr 50 nm breit.
  • 22 ist ein Blockdiagramm einer beispielhaften Kopplungs-Komponente 2200 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform ist Kopplungs-Komponente 2200 ähnlich zu Kopplungs-Komponenten 212, 222 und 223. Kopplungs-Komponente 2200 umfasst Leitungen 2210, 2220, 2230, 2240, welche mit entsprechenden Räumen oder Abständen 2251, 2252 und 2253 zwischen den Leitungen konfiguriert sind. In einer Ausführungsform hat Kopplungs-Komponente 2200 eine niedrige-Kopplungs-Kapazität-dominante-Charakteristik. In einer beispielhaften Implementierung sind die Kopplungs-Räume ungefähr nahe bei 2 bis 3 mal der Breite von jeweiligen Leitungen. In einer beispielhaften Implementierung ist jede Leitung ungefähr 50 nm breit und jeder Raum ist ungefähr 100 bis 150 nm breit.
  • 23 ist ein Blockdiagramm eines beispielhaften Transistors 2300 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform ist Transistor 2300 ähnlich zu Transistoren, welche in Invertern 1611, 1621 und 1631 umfasst sind. Transistor 2300 umfasst Source 2310, Drain 2320 und Gate 2330. In einer Ausführungsform hat Transistor 2300 eine hoch-Kanal-Widerstand-dominante-Charakteristik. In einer Ausführungsform ist Gate 2330 ein einzelnes breites Gates (single wide gate). In einer beispielhaften Implementierung ist Gate 2330 ungefähr 250 nm breit. In einer beispielhaften Implementierung ist der Transistor-Kanal-Widerstand wesentlich größer als der Metall-Draht-Widerstand. In einer exemplarischen Implementierung ist die Transistor-Kanal-Länge lang. In einer beispielhaften Implementierung gibt es ein kleines Breite/Länge-Verhältnis und es ist weniger empfindlich auf eine willkürliche Variation.
  • 24 ist ein Blockdiagramm eines beispielhaften Transistors 2400 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. In einer Ausführungsform ist Transistor 2400 ähnlich den Transistoren, welche in Invertern 1611, 1621 und 1631 umfasst sind. Transistor 2400 umfasst eine Mehrzahl von Source-Bereichen (z. B. 2411, 2412, 2413, 2414 und 2415), und eine Mehrzahl von Drain-Bereichen (z. B. 2421, 2422, 2423, 2424 und 2425) und eine Mehrzahl von Gate-Bereichen (z. B. 2431, 2432, 2433, 2434, 2435, 2436, 2437, 2438 und 2439). In einer Ausführungsform hat Transistor 2400 eine niedrige-Kanal-Widerstand-dominante-Charakteristik. In einer beispielhaften Implementierung ist der Transistor-Kanal-Widerstand wesentlich kleiner als der Metall-Draht-Widerstand. In einer beispielhaften Implementierung ist die Transistor-Kanal-Länge kurz mit vielen Fingern (a lot of fingers). In einer beispielhaften Implementierung gibt es ein großes Breite/Länge-Verhältnis und die mehreren Finger erleichtern eine Reduktion in einer zufälligen Variation. In einer beispielhaften Implementierung sind die Gates ungefähr 50 nm breit.
  • In einer Ausführungsform umfasst ein Niedrig-Treiber-Stärke-Ring-Oszillator (low drive strength ring oscillator) einen hohen Transistor-Kanal-Widerstand und eine Signal-Übergangs-Verzögerung ist von dem Transistor-Kanal-Widerstand und Draht-Kopplungs-Kapazität dominiert. In einer exemplarischen Implementierung ist die Kopplungs-Kapazität signifikant variiert und der Draht-Widerstand spielt eine viel weniger signifikante Rolle beim Auswirken auf den Signal-Übergang oder die Inversions-Zeit oder die Verzögerung. In einer exemplarischen Implementierung kann die Konfiguration benutzt werden, Draht-Kopplungs-Kapazität herauszufinden.
  • In einer Ausführungsform umfasst ein Hoch-Treiberstärke-Ring-Oszillator einen niedrigen Transistor-Kanal-Widerstand, die Verzögerung und ein Übergang ist sowohl durch den Transistor-Kanal-Widerstand als auch durch die Draht-Kopplungs-Kapazität dominiert. Es kann Draht-Metall-Lasten geben, eine mit hoher Kapazität und eine mit niedriger Kapazität. In einer exemplarischen Implementierung wird die Kopplungs-Kapazität signifikant variiert, aber der Widerstand variiert ein wenig (z. B. aufgrund von Layout-Effekten). Die zuvor extrahierte Kapazität wird benutzt, um den Draht-Widerstand zu berechnen. In einer Ausführungsform ist der Kanal-Widerstand mittels eines Modifizierens des treibenden Inverter-Gates moduliert. Ein Hoch-Treiberstärke-Gate wird für einen Niedrig-Kanal-Widerstand-Treiber verwendet. Ein spezifisch ausgelegtes (custom) Lang-Kanal-Länge-Gate wird als ein Hoch-Kanal-Widerstand-Gate genutzt. Die Kanal-Länge kann ausgelegt werden, um Kanal-Widerstand signifikant höher als den Metall-Widerstand zu erhöhen (z. B. 10-mal bis 1000-mal größer oder mehr, etc.). Zufallsfehler aufgrund von Variation „verunreinigte” Ergebnisse können in einem Kanal-Länge-Design betrachtet werden. In einer Ausführungsform ist es wichtig, einen Langer-Kanal-Inverter zu benutzen, da kleine-Treiber-Stärke-min-Größe-Geräte sehr anfällig auf zufällige Dotierungs-Fluktuationen sind. In einer beispielhaften Implementierung, da der Hoch-Kanal-Widerstand-Ring-Oszillator-(RO)-Transistor-dominiert sein wird, ist es wichtig, einen Zufallsfehler zu minimieren. Der Hoch-Kanal-Widerstand-(RO) kann sehr empfindlich auf die Kopplungs-Kapazität des Drahtes sein. Die Kopplungs-Kapazität der Drähte kann mittels eines Layout-Designs gesteuert werden. Minimum-Abstand-Leitungen (minimum pitch lines) können eine erhöhte oder maximierte Kapazität haben und höherer-Raum-Metall-Leitungen (higher space metal lines) können eine verminderte oder minimierte Kapazität haben. Basierend auf diesen vier Datenpunkten ist es möglich, Transistor-Geschwindigkeit, Metall-Widerstand und Metall-Kapazität zu entfalten.
  • In einer Ausführungsform ist die Kapazität modifiziert. In einer beispielhaften Implementierung ist nur die Kapazität modifiziert. Dies kann gemacht werden, indem eine Kopplungs-Kapazität-Quelle benutzt wird, welche geändert ist, um sich mit dem getriebenen Signal zu ändern oder um gegen das getriebene Signal zu ändern. Der Widerstand ist fixiert, da er derselbe Draht ist, aber die Kapazität ist geändert. 25 ist ein Blockdiagramm einer beispielhaften Kapazität-Modifikations-Konfiguration 1100 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung. Kopplungs-Kapazität-Modifikations-Konfiguration 2500 umfasst Inverter 2521 und 2522, Puffer 2511, 2512 und 2513, MUX 2530, Metall-Kopplungs-Leitung 2540, Steuer-Komponente 2570 und Signal-Kopplungs-Leitung 2550. Inverter 2521 ist mit Inverter 2521, Puffer 2511 und Puffer 2512 gekoppelt, welcher mit Puffer 2513 gekoppelt ist. MUX 2530 ist mit Inverter 2521, Puffer 2511, VDD-Signal 2581 und Auswahl-Signal 2582 gekoppelt. Metall-Kopplungs-Leitung 2540 ist mit MUX 2530 und Steuer-Komponente 2570 gekoppelt. Signal-Kopplungs-Leitung 2550 ist mit Puffer 2513 gekoppelt.
  • Die Komponenten von Kopplungs-Kapazität-Modifikations-Konfiguration 2500 operieren kooperativ, um die Kopplungs-Kapazität-Charakteristik zu modifizieren. In einer Ausführungsform ist die Kopplungs-Kapazität programmierbar modifiziert, während der Widerstand fixiert ist. In einer Ausführungsform ist Kopplungs-Kapazität-Modifikations-Konfiguration 2500 in einem System ähnlich zu System 200 umfasst. In einer beispielhaften Implementierung ist Inverter 2522 ähnlich zu einem Inverter in einer Rolle-Widerstand-Komponente (z. B. 2611, 1621, 1631, etc.) und Signal-Kopplungs-Leitung 2550 ist in einer Kopplungs-Komponente umfasst (z. B. 1612, 1622, etc.) und koppelt kommunikativ ein Signal zwischen Rolle-Widerstands-Komponenten. Der MUX 2530 leitet ein Signal an Metall-Kopplungs-Leitung 2540 in Übereinstimmung mit Auswahl-Signal 2582 weiter. In einer Ausführungsform gibt es programmierbare Zustände einschließlich eines besten Falles, eines neutralen Falles und eines schlechtesten Falles. In dem besten-Fall-Zustand wird die Kopplungs-Metall-Leitung 2540 mit einem Signal in derselben Richtung oder Wert wie ein Signal auf Signal-Kopplungs-Leitung 2550 getrieben. In dem neutraler-Fall-Zustand wird die Kopplungs-Metall-Leitung 1140 mit einem fixen sich nicht ändernden Wert getrieben. In einer exemplarischen Implementierung leitet MUX 2530 das VDD-Signal 2581 an die Kopplungs-Metall-Leitung 2540 in einem neutraler-Fall-Zustand. In dem schlechtester-Fall-Zustand wird die Kopplungs-Metall-Leitung 1140 mit einem Signal in der entgegengesetzten Richtung oder Wert wie ein Signal auf der Signal-Kopplungs-Leitung 2550 getrieben. In einer Ausführungsform führen Puffer 2512 und 2513 eine Gleichgewichts-Verzögerung ein, um im Wesentlichen simultanes Schalten von Kopplungs-Metall-Leitung 2540 und Signal-Kopplungs-Leitung 2550 zu erreichen. Steuer-Komponente 2670 kann die Ausgabe steuern.
  • Die beschriebenen Systeme und Verfahren können Untersuchungen von Geräte-Parametern einschließlich Analyse von relativ dominanten-Charakteristik-Auswirkungen auf Verzögerungen erleichtern. In einer Ausführungsform haben zumindest einige Kopplungs-Komponenten (z. B. Metallschicht-Drähte, Spuren, Leitungen, etc.) eine relativ dominante Auswirkung auf Verzögerungen und die Verzögerung ist teilweise eine Funktion von sowohl Kapazität als auch Widerstand der Kopplungs-Komponente. In einer Ausführungsform weist ein System eine Mehrzahl von dominante-Charakteristik-oszillierenden-Ringen auf, wobei jeder jeweilige der Mehrzahl von dominanten-Charakteristik-oszillierenden-Ringen eine jeweilige dominante-Charakteristik umfasst, basierend auf: einem Kopplungs-Widerstand relativ zu einem Kanal-Widerstand; und einer Kopplungs-Kapazität relativ zu einer Kopplungs-Kapazität eines jeweiligen anderen der Mehrzahl von dominante-Charakteristik-oszillierenden-Ringen. Das System kann auch eine Analyse-Komponente umfassen, welche operabel ist, eine Anzeige der jeweiligen dominanten Charakteristik (z. B. Metall-Draht-Kapazität, Metall-Draht-Widerstand, etc.) zu analysieren, welche mit jedem jeweiligen der Mehrzahl von dominante-Charakteristik-oszillierenden-Ring assoziiert ist. Zusätzliche Analyse kann durchgeführt werden, Korrelieren der dominante-Charakteristik-Verzögerungs-Auswirkungs-Ergebnisse mit Geräte-Fabrikation und Geräte-Operationen.
    • 1. System, aufweisend: eine Mehrzahl von dominante-Charakteristik-oszillierenden-Ringen, wobei jeder jeweilige der Mehrzahl von dominante-Charakteristik-oszillierenden-Ringen zumindest eine dominante-Charakteristik-Inversions-Stufe mit einer jeweiligen dominanten Charakteristik umfasst basierend auf: einem Kopplungs-Widerstand relativ zu einem Kanal-Widerstand; und einer Kopplungs-Kapazität relativ zu einer Kopplungs-Kapazität eines anderen jeweiligen der Mehrzahl von dominante-Charakteristik-oszillierenden-Ringen; und eine Analyse-Komponente, welche operativ ist, eine Anzeige der jeweiligen dominanten Charakteristik zu analysieren, welche mit jedem jeweiligen der Mehrzahl von dominante-Charakteristik-oszillierenden-Ringen assoziiert ist.
    • 2. Ring-Oszillator gemäß Konzept 1, wobei die dominante Charakteristik umfasst: einen hohen Kanal-Widerstand relativ zu einem Kopplungs-Widerstand der zumindest dominante-Charakteristik-Inversions-Stufe; und eine niedrige Kopplungs-Kapazität relativ zu einer Kopplungs-Kapazität einer anderen dominante-Charakteristik-Inversions-Stufe in einem anderen der Mehrzahl von dominante-Charakteristik-oszillierenden-Ringen.
    • 3. Ring-Oszillator gemäß Konzept 1, wobei die dominante Charakteristik umfasst: einen hohen Kanal-Widerstand relativ zu einem Kopplungs-Widerstand der zumindest einen dominante-Charakteristik-Inversions-Stufe, und eine hohe Kopplungs-Kapazität relativ zu einer Kopplungs-Kapazität einer anderen dominante-Charakteristik-Inversions-Stufe in einem anderen der Mehrzahl von dominante-Charakteristik-oszillierenden-Ringen.
    • 4. Ring-Oszillator gemäß Konzept 1, wobei die dominante Charakteristik umfasst: einen niedrigen Kanal-Widerstand relativ zu einem Kopplungs-Widerstand der zumindest einen dominante-Charakteristik-Inversions-Stufe; und eine hohe Kopplungs-Kapazität relativ zu einer Kopplungs-Kapazität einer anderen dominante-Charakteristik-Inversions-Stufe in einem anderen der Mehrzahl von dominante-Charakteristik-oszillierenden-Ringen.
    • 5. Ring-Oszillator gemäß Konzept 1, wobei die dominante Charakteristik umfasst: einen niedrigen Kanal-Widerstand relativ zu einem Kopplungs-Widerstand der zumindest einen dominante-Charakteristik-Inversions-Stufe; und eine niedrige Kopplungs-Kapazität relativ zu einer Kopplungs-Kapazität einer anderen dominanten-Charakteristik-Inversions-Stufe in einem anderen der Mehrzahl von dominante-Charakteristik-oszillierenden-Ringen.
    • 6. System gemäß Konzept 1, wobei das Analysieren umfasst Identifizieren von Prozess-Variationen basierend auf der Anzeige der dominanten Charakteristik.
    • 7. Verfahren, aufweisend: Durchführen eines dominante-Charakteristik-Ring-Oszillations-Prozesses; und Analysieren von Resultaten des dominante-Charakteristik-Ring-Oszillations-Prozesses.
    • 8. Verfahren gemäß Konzept 7, wobei die Analyse umfasst Bestimmen einer Verzögerung, welche mit einer dominanten Charakteristik des dominante-Charakteristik-Ring-Oszillations-Prozesses assoziiert ist.
    • 9. Verfahren gemäß Konzept 7, wobei die Analyse umfasst Korrelieren einer Verzögerung, welche mit zumindest einem der dominante-Charakteristik-oszillierenden-Ringen assoziiert ist, mit einer Prozess-Variation.
    • 10. Verfahren gemäß Konzept 7, wobei die Analyse umfasst Entfalten von Transistor-Geschwindigkeit.
    • 11. Verfahren gemäß Konzept 7, wobei die Analyse umfasst Entfalten von Metall-Widerstand.
    • 12. Verfahren gemäß Konzept 7, wobei die Analyse umfasst Entfalten von Metall-Kapazität.
    • 13. Verfahren gemäß Konzept 7, wobei das Analysieren aufweist: Untersuchen eines Hoch-Kanal-Widerstand-Ring-Oszillators, wobei Metall-Widerstand eine relativ sehr kleine Rolle in der Verzögerung spielt; Identifizieren eine Anzeige von Kapazitäts-Änderung ist identifiziert; Kombinieren einer Untersuchung eines Niedrig-Kanal-Widerstand-Ring-Oszillators mit Ergebnissen des Hoch-Kanal-Widerstand-Ring-Oszillators; und Bestimmen der Metall-Widerstands-Differenz zwischen dichten und spärlichen Leitungen.
    • 14. Ring-Oszillator, aufweisend: zumindest eine Inversions-Stufe, welche eine Inverter- und Kopplungs-Komponente umfasst, wobei die Inversions-Stufe eine dominante Charakteristik umfasst, welche sich auf einen Übergang eines Signals durch einen Ring-Pfad auswirkt; und eine Ausgabe, welche operabel ist, eine Anzeige der Auswirkung, welche die dominante Charakteristik auf den Übergang des Signals durch den Ring-Pfad hat, auszugeben.
    • 15. Ring-Oszillator gemäß Konzept 14, wobei die dominante Charakteristik umfasst: einen hohen Kanal-Widerstand relativ zu einem Kopplungs-Widerstand der zumindest einen Inversions-Stufe; und eine hohe Kopplungs-Kapazität relativ zu einer anderen Inversions-Stufe in einem anderen Rings-Oszillator.
    • 16. Ring-Oszillator gemäß Konzept 14, wobei die dominante Charakteristik umfasst: einen hohen Kanal-Widerstand relativ zu einem Kopplungs-Widerstand der zumindest einen Inversions-Stufe; und eine niedrige Kopplungs-Kapazität relativ zu einer anderen Inversions-Stufe in einem anderen Ring-Oszillator.
    • 17. Ring-Oszillator gemäß Konzept 14, wobei die dominante Charakteristik umfasst: einen niedrigen Kanal-Widerstand relativ zu einem Kopplungs-Widerstand der zumindest einen Inversions-Stufe; und eine hohe Kopplungs-Kapazität relativ zu einer anderen Inversions-Stufe in einem anderen Ring-Oszillator.
    • 18. Ring-Oszillator gemäß Konzept 14, wobei die dominante Charakteristik umfasst: einen niedrigen Kanal-Widerstand relativ zu einem Kopplungs-Widerstand der zumindest einen Inversions-Stufe; und eine niedrige Kopplungs-Kapazität relativ zu einer anderen Inversions-Stufe in einem anderen Ring-Oszillator.
    • 19. Ring-Oszillator gemäß Konzept 14, wobei die Ausgabe mit einer Analyse-Komponente gekoppelt ist.
    • 20. Ring-Oszillator gemäß Konzept 14, ferner aufweisend eine Steuer-Komponente, welche mit dem Ring-Pfad gekoppelt ist, um einen Zustand des Signals zu steuern.
  • Teile der detaillierten Beschreibung sind in Ausdrücken eines Verfahrens präsentiert und diskutiert. Obwohl Schritte und Sequenzen bzw. Folgen davon in Figuren hierin offenbart sind, welche die Operationen dieses Verfahrens beschreiben, sind solche Schritte und Abfolgen exemplarisch. Ausführungsformen sind gut geeignet zum Durchführen verschiedener anderer Schritte oder Variationen der Schritte, welche in dem Flussdiagramm und der Figur hierin zitiert sind, und in einer Abfolge, welche anders ist als die hierin dargestellte und beschriebene.
  • Präsentierte Systeme und Verfahren erleichtern bequeme und effiziente Analyse. Es ist geschätzt, dass Ziel-Komponenten weniger Ressourcen verbrauchen können und mehr nützliche Informationen als konventionelle Zugangsweisen erzeugen können. Zum Beispiel können zusätzliche Komponenten (z. B. Vias, Kontakte, etc.), welche in vorliegende Zugangsweisen hinzugefügt werden (z. B. 1000 bis 2000, 100–200, etc.) signifikant weniger sein und effizienter sein als extrem große Zahlen von Vias (z. B. 500.000, 1.000.000, etc.), welche in einigen konventionellen Zugangsweisen umfasst sind. In einer Ausführungsform können Komponenten, welche mit den präsentierten Systemen und Verfahren assoziiert sind, granular implementiert sein (z. B. eine relativ kleine Die-Fläche verbrauchen, relativ nahe an Die-Komponenten platziert sein, etc.). Ergebnisse von einer granularen Implementierung können auf andere Komponenten in dem Die extrapoliert werden (z. B. Fabrikations-Probleme, Operations-Probleme, etc.). Die präsentierten Systeme und Verfahren stellen auch leicht Digital-Informationen bereit, welche in verschiedenen Verarbeitungs-Analysen benutzt werden kann.
  • Einige Teile der detaillierten Beschreibung sind in Begriffen von Prozeduren, Schritten, logischen Blöcken, Verarbeitung und anderen symbolischen Repräsentationen von Operationen auf Daten-Bits beschrieben, welche innerhalb eines Computer-Speichers durchgeführt werden können. Diese Beschreibungen und Repräsentationen sind die Mittel, welche von den Fachleuten in Daten-Verarbeitungs-Technik benutzt werden, um am effektivsten die Substanz ihrer Arbeit an andere Fachleute in der Technik zu befördern. Eine Prozedur, Computer-ausgeführter Schritt, logischer Block, Prozess, etc. wird hier und allgemein als eine selbstkonsistente Sequenz von Schritten oder Anweisungen angesehen, welche zu einem gewünschten Ergebnis führen. Die Schritte umfassen physikalische Manipulationen von physikalischen Quantitäten. Gewöhnlich, obwohl nicht notwendiger Weise, nehmen diese Quantitäten die Form von elektrischen, magnetischen, optischen oder Quanten-Signalen an, welche in der Lage sind, gespeichert, übertragen, kombiniert, verglichen und anderenfalls manipuliert zu werden in einem Computer-System. Es hat sich zeitweise als bequem erwiesen, grundsätzlich aus Gründen eines gemeinsamen Gebrauchs, sich auf diese Signale als Bits, Werte, Elemente, Symbole, Zeichen, Ausdrücke, Zahlen und dergleichen zu beziehen.
  • Es sollte jedoch bedacht werden, dass alle von diesen und ähnliche Ausdrücke mit den geeigneten physikalischen Quantitäten assoziiert sind und nur bequeme Kennzeichen sind, welche für diese Quantitäten angewendet werden. Wenn es nicht spezifisch andernfalls behauptet ist, wie von den folgenden Diskussionen ersichtlich, ist es geschätzt, dass durch die vorliegende Anmeldung hindurch sich Diskussionen, welche Ausdrücke wie etwa „Verarbeiten”, „Berechnen”, „Kalkulieren”, „Bestimmen”, „Anzeigen” oder dergleichen benutzen, auf die Aktion und Prozesse eines Computer-Systems beziehen oder eines ähnlichen Verarbeitungs-Gerätes (z. B. ein elektrisches, optischer oder Quantum-Rechen-Gerät), welches Daten, welche als physikalische (z. B. elektronische) Quantitäten repräsentiert sind, manipuliert. Die Ausdrücke beziehen sich auf Aktionen und Prozesse der Verarbeitungs-Geräte, welche physikalische Quantitäten innerhalb einer Computer-System-Komponente (z. B. Register, Speicher oder andere solche Informations-Speicher, Übermittlung- oder Anzeige-Geräte, etc.) manipulieren oder in andere Daten transformieren, welche ähnlich als physikalische Quantitäten innerhalb anderer Komponenten repräsentiert sind.
  • Einige Ausführungsformen können in dem allgemeinen Zusammenhang von Computer-ausführbaren Anweisungen beschrieben sein, wie etwa Programm-Module, welche mittels eines oder mehrerer Computer oder anderer Geräte ausgeführt werden. Allgemein umfassen Programm-Module Routinen, Programme, Objekte, Komponenten, Daten-Strukturen, etc., welche bestimmte Aufgaben durchführen oder bestimmte abstrakte Daten-Typen implementieren. Typischerweise kann die Funktionalität der Programm-Module kombiniert werden oder verteilt werden, wie in verschiedenen Ausführungsformen gewünscht ist.
  • Rechengeräte können zumindest eine gewisse Form von Computer-lesbaren Medien umfassen. Computer-lesbare Medien können irgendwelche verfügbaren Medien sein, auf welche mittels eines Rechengerätes zugegriffen werden kann.
  • Als ein Beispiel und nicht als eine Begrenzung kann ein Computer-lesbares Medium Computer-Speichermedien und Kommunikations-Medium aufweisen. Computer-Speichermedien umfasst volatile und nicht-volatile, entfernbare und nicht-entfernbare Medien, welche in irgendeinem Verfahren oder Technologie zur Speicherung von Informationen implementiert sind, wie etwa Computer-lesbare Anweisungen, Daten-Strukturen, Programm-Module oder andere Daten. Computer-Speichermedien umfassen, sind jedoch nicht begrenzt auf, RAM, ROM, EEPROM, Flash-Speicher oder andere Speicher-Technologie, CD-ROM, digitale versatile Platten (DVD) oder ein anderer optischer Speicher, magnetische Kassetten, Magnetband, Magnet-Plattenspeicherung oder andere magnetische Speichergeräte, oder irgendein anderes Medium, welches benutzt werden kann, um die gewünschte Information zu speichern, und was mittels eines Rechengerätes zugegriffen werden kann. Kommunikations-Medien verkörpern typischerweise Computer-lesbare Anweisungen, Daten-Strukturen, Programm-Module oder andere Daten in modulierten Daten-Signalen, wie etwa Trägerwellen oder ein anderer Transport-Mechanismus, und umfasst irgendwelche Informations-Lieferungs-Medien. Der Ausdruck „moduliertes Daten-Signal” bedeutet ein Signal, welches eines oder mehrere seiner Charakteristik in solch einer Weise gesetzt oder geändert hat, um Informationen in dem Signal zu kodieren. Als ein Beispiel und nicht als eine Begrenzung, umfassen Kommunikations-Medien Draht-gebundene Medien, wie etwa ein Draht-gebundenes Netzwerk oder eine Direkt-Draht-gebundene Verbindung und drahtlose Medien, wie etwa akustische, RF, Infrarot oder andere drahtlose Medien. Kombinationen von irgendeinem der obigen sollten auch innerhalb des Geltungsbereichs von Computer-lesbaren Medien umfasst sein.
  • Die vorangehenden Beschreibungen von spezifischen Ausführungsformen der vorliegenden Erfindung sind für Illustrationszwecke und Beschreibungszwecke präsentiert worden. Sie sind nicht beabsichtigt, erschöpfend zu sein oder die Erfindung auf die präzisen offenbarten Formen zu begrenzen, und offensichtlich sind viele Modifikationen und Variationen im Lichte der obigen Lehre möglich. Die Ausführungsformen wurden ausgewählt und beschrieben, um am besten die Prinzipien der Erfindung und ihre praktische Anwendung zu erläutern, um dadurch andere Fachleute in der Technik in die Lage zu versetzen, die Erfindung am besten zu benutzen und verschiedene Ausführungsformen mit verschiedenen Modifikationen sind für die bestimmte betrachtete Benutzung geeignet. Es ist beabsichtigt, dass der Geltungsbereich der Erfindung mittels der angehängten Ansprüche, die hieran angehängt sind, und ihrer Äquivalente definiert sind.

Claims (20)

  1. Ring-Oszillator, aufweisend: zumindest eine Inversions-Stufe, welche operabel ist, einen Signal-Übergang zu bewirken; wobei die Invertierungs-Stufe mit einer anderen Komponente durch eine Via-Schicht gekoppelt ist, in welcher ein Widerstand aufgrund einer Charakteristik der Via-Schicht-Kopplung eine relativ signifikante Auswirkung auf einen Übergang eines Signals durch einen Ring-Pfad hat; und eine Ausgabe-Komponente zum Ausgeben einer Anzeige der Auswirkung, welche der Via-Widerstand auf den Signal-Übergang des Signals durch den Ring-Oszillator hat.
  2. Ring-Oszillator gemäß Anspruch 1, mit welchem die Kopplung durch die Via-Schicht eine erste horizontale Metallschicht-Komponente bei einem Niveau und eine zweite horizontale Metallschicht-Komponente bei einem anderen Niveau umfasst und wobei eine vertikale Komponente die erste horizontale Metallschicht-Komponente bei einem Niveau und eine zweite horizontale Metallschicht bei einem anderen Niveau koppelt.
  3. Ring-Oszillator gemäß Anspruch 2, wobei die erste horizontale Metallschicht-Komponente, die zweite horizontale Metallschicht-Komponente und die vertikale Komponente konfiguriert sind, eine verminderte Kopplungs-Einschließungs-Fläche für erhöhte Empfindlichkeit auf Fehlausrichtung zu bilden.
  4. Ring-Oszillator gemäß Anspruch 2, wobei die erste horizontale Metallschicht-Komponente, die zweite horizontale Metallschicht-Komponente und die vertikale Komponente konfiguriert sind, eine vergrößerte Kopplungs-Einschließungs-Fläche für verminderte Empfindlichkeit auf Fehlausrichtung zu bilden.
  5. Ring-Oszillator gemäß Anspruch 2, wobei die vertikale Komponente breit ist verglichen mit der ersten horizontalen Komponente und der zweiten horizontalen Komponente.
  6. Ring-Oszillator gemäß Anspruch 2, wobei die vertikale Komponente schmal ist verglichen mit der ersten horizontalen Komponente und der zweiten horizontalen Komponente.
  7. Ring-Oszillator gemäß Anspruch 1, wobei der Via-Widerstand signifikant höher ist als der Kanal-Widerstand eines treibenden Transistors.
  8. Verfahren, aufweisend: Durchführen eines dominante-Charakteristik-Ring-Oszillations-Prozesses; und Analysieren von Ergebnissen des dominanter-Ring-Oszillations-Prozesses.
  9. Verfahren gemäß Anspruch 8, wobei die Analyse Bestimmen einer Verzögerung umfasst, welche mit der Via-Widerstand-Charakteristik von dominanter-Via-Widerstand-Ring-Oszillations-Prozess assoziiert ist.
  10. Verfahren gemäß Anspruch 8, wobei die Analyse Korrelieren einer Verzögerung, welche mit zumindest einem der dominanter-Via-Widerstand-Charakteristik-Oszillations-Ringen assoziiert ist, mit einer Prozess-Variation umfasst.
  11. Verfahren gemäß Anspruch 8, wobei die Analyse Entfalten von Transistor-Geschwindigkeit umfasst.
  12. Verfahren gemäß Anspruch 8, wobei die Analyse Entfalten von Metall-Widerstand umfasst.
  13. Verfahren gemäß Anspruch 8, wobei das Analysieren aufweist: Untersuchen eines Großer-Einschluss-Ring-Oszillators, wobei Via-Widerstand eine relativ sehr kleine Rolle in der Verzögerung spielt; Untersuchen eines Kleine-Einschließung-Ring-Oszillators, wobei der Via-Widerstand eine relativ sehr große Rolle in der Verzögerung spielt; und Bestimmen der Via-Widerstands-Differenz aufgrund einer Via-Diskontinuität.
  14. Ring-Oszillator, aufweisend: zumindest eine Inversions-Stufe, welche operabel ist, einen Signal-Übergang zu bewirken; eine Ziel-Komponente, welche eine erhöhte vergleichsweise Auswirkung oder Einfluss auf eine Signal-Übergangs-Ausbreitung in dem Ring-Oszillator hat; und eine Ausgabe-Komponente zum Ausgeben einer Anzeige der Auswirkung, welche die Ziel-Komponente auf den Signal-Übergang hat.
  15. Ring-Oszillator gemäß Anspruch 14, wobei die Ziel-Komponente eine Mehrzahl von Vias von einer Metallschicht zu einer anderen Metallschicht umfasst.
  16. Ring-Oszillator gemäß Anspruch 15, wobei die Mehrzahl von Vias von einer Metallschicht zu einer anderen Metallschicht in einer Zelle konfiguriert ist.
  17. Ring-Oszillator gemäß Anspruch 14, wobei die Vias einer Via-Schicht entsprechen.
  18. Ring-Oszillator gemäß Anspruch 14, wobei die Ausgabe mit einer Analyse-Komponente gekoppelt ist.
  19. Ring-Oszillator gemäß Anspruch 14, wobei die Analyse-Komponente eine Korrelation des Via-Widerstands in eine Wafer-Variation umfassen kann und eine Wafer-Karte erzeugen kann.
  20. Ring-Oszillator gemäß Anspruch 14, ferner aufweisend eine Steuer-Komponente, welche mit dem Ring-Pfad gekoppelt ist, um einen Zustand des Signals zu steuern.
DE112012003071.0T 2011-07-22 2012-07-23 Komponenten-Analyse-Systeme und -Verfahren Withdrawn DE112012003071T5 (de)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US201161511021P 2011-07-22 2011-07-22
USUS-61/511,021 2011-07-22
US201161512362P 2011-07-27 2011-07-27
USUS-61/512,362 2011-07-27
US201161513508P 2011-07-29 2011-07-29
USUS-61/513,508 2011-07-29
US13/528,725 US9425772B2 (en) 2011-07-27 2012-06-20 Coupling resistance and capacitance analysis systems and methods
USUS-13/528,725 2012-06-20
PCT/US2012/047897 WO2013016305A2 (en) 2011-07-22 2012-07-23 Component analysis systems and methods

Publications (1)

Publication Number Publication Date
DE112012003071T5 true DE112012003071T5 (de) 2014-04-10

Family

ID=47555373

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012003071.0T Withdrawn DE112012003071T5 (de) 2011-07-22 2012-07-23 Komponenten-Analyse-Systeme und -Verfahren

Country Status (5)

Country Link
US (1) US9496853B2 (de)
CN (1) CN103650345A (de)
DE (1) DE112012003071T5 (de)
TW (2) TWI472781B (de)
WO (1) WO2013016305A2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103476777B (zh) 2011-01-31 2015-05-27 诺瓦提斯公司 新杂环衍生物
US8816715B2 (en) * 2011-05-12 2014-08-26 Nanya Technology Corp. MOS test structure, method for forming MOS test structure and method for performing wafer acceptance test
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
WO2013061305A1 (en) 2011-10-28 2013-05-02 Novartis Ag Novel purine derivatives and their use in the treatment of disease
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
TWI491894B (zh) * 2013-12-23 2015-07-11 Azurewave Technologies Inc 無線通訊裝置的級間測試裝置
US9485671B2 (en) 2014-02-27 2016-11-01 Azurewave Technologies, Inc. Inter-stage test structure for wireless communication apparatus
US10156605B2 (en) * 2014-08-29 2018-12-18 Semitronix Corporation Addressable ring oscillator test chip
US10935962B2 (en) * 2015-11-30 2021-03-02 National Cheng Kung University System and method for identifying root causes of yield loss
KR101772808B1 (ko) * 2016-03-18 2017-08-30 연세대학교 산학협력단 Tsv 테스트 및 분석 회로 및 테스트 방법
US10515167B2 (en) 2016-08-05 2019-12-24 Synopsys, Inc. Cell-aware defect characterization and waveform analysis using multiple strobe points
CN115130421A (zh) 2021-05-20 2022-09-30 台湾积体电路制造股份有限公司 集成电路器件

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0334983A1 (de) 1988-03-31 1989-10-04 Deutsche ITT Industries GmbH Integrierte CMOS/NMOS-Schaltung
US5553276A (en) 1993-06-30 1996-09-03 International Business Machines Corporation Self-time processor with dynamic clock generator having plurality of tracking elements for outputting sequencing signals to functional units
JPH08294229A (ja) 1995-04-20 1996-11-05 Nec Corp 半導体集積回路装置
JP3708168B2 (ja) 1995-06-13 2005-10-19 富士通株式会社 遅延装置
JP3102398B2 (ja) 1997-12-17 2000-10-23 日本電気株式会社 タイミング信号生成回路
KR20000065711A (ko) 1999-04-08 2000-11-15 윤종용 펄스발생기를 채용한 내부클럭신호 발생회로
KR20010035660A (ko) 1999-10-01 2001-05-07 김영환 배선연결부에 의한 지연시간 측정방법
JP4103280B2 (ja) 1999-12-24 2008-06-18 株式会社デンソー 力学量センサ装置
GB2377836B (en) * 2000-05-11 2004-10-27 Multigig Ltd Electronic pulse generator and oscillator
US6535013B2 (en) 2000-12-28 2003-03-18 Intel Corporation Parameter variation probing technique
US6535071B2 (en) * 2001-05-17 2003-03-18 Micron Technology, Inc. CMOS voltage controlled phase shift oscillator
US6724225B2 (en) 2001-06-07 2004-04-20 Ibm Corporation Logic circuit for true and complement signal generator
DE10131675B4 (de) 2001-06-29 2005-04-07 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers
US6853259B2 (en) 2001-08-15 2005-02-08 Gallitzin Allegheny Llc Ring oscillator dynamic adjustments for auto calibration
JP2003168959A (ja) * 2001-11-30 2003-06-13 Sharp Corp 発振回路、昇圧回路、不揮発性記憶装置、および半導体装置
US6882172B1 (en) 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator
US6854100B1 (en) 2002-08-27 2005-02-08 Taiwan Semiconductor Manufacturing Company Methodology to characterize metal sheet resistance of copper damascene process
US6801096B1 (en) * 2003-01-22 2004-10-05 Advanced Micro Devices, Inc. Ring oscillator with embedded scatterometry grate array
DE10303673A1 (de) 2003-01-24 2004-08-12 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Asynchrone Hüllschaltung für eine global asynchrone, lokal synchrone (GALS) Schaltung
TWI234834B (en) * 2003-03-31 2005-06-21 Macronix Int Co Ltd Inkless wafer test method
US7064620B1 (en) * 2003-05-09 2006-06-20 Altera Corporation Sequential VCO phase output enabling circuit
US20050007154A1 (en) 2003-07-07 2005-01-13 Patella Benjamin J. System and method for evaluating the speed of a circuit
US7069525B2 (en) 2003-07-18 2006-06-27 International Business Machines Corporation Method and apparatus for determining characteristics of MOS devices
JP4683833B2 (ja) 2003-10-31 2011-05-18 株式会社半導体エネルギー研究所 機能回路及びその設計方法
KR100549621B1 (ko) 2003-11-25 2006-02-03 주식회사 하이닉스반도체 셀프 리프래쉬용 오실레이터
US7282975B2 (en) 2003-12-31 2007-10-16 Intel Corporation Apparatus and method to control self-timed and synchronous systems
DE102004001668B4 (de) 2004-01-12 2007-09-13 Infineon Technologies Ag Elektronischer Schaltkreis mit einer Schaltungsanordnung zum Bestimmen und Auswerten der Betriebstemperatur
US7151417B1 (en) 2004-06-16 2006-12-19 Transmeta Corporation System and method for characterizing a potential distribution
US7098691B2 (en) * 2004-07-27 2006-08-29 Easic Corporation Structured integrated circuit device
US7085658B2 (en) * 2004-10-20 2006-08-01 International Business Machines Corporation Method and apparatus for rapid inline measurement of parameter spreads and defects in integrated circuit chips
US20060178857A1 (en) 2005-02-10 2006-08-10 Barajas Leandro G Quasi-redundant smart sensing topology
KR100657171B1 (ko) 2005-04-29 2006-12-20 삼성전자주식회사 리프레쉬 제어회로 및 리프레쉬 제어방법
US7365611B2 (en) * 2005-06-01 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate, test method for element substrate, and manufacturing method for semiconductor device
US7489204B2 (en) * 2005-06-30 2009-02-10 International Business Machines Corporation Method and structure for chip-level testing of wire delay independent of silicon delay
US7550998B2 (en) 2005-10-26 2009-06-23 Motorola, Inc. Inverter circuit having a feedback switch and methods corresponding thereto
US7592876B2 (en) 2005-12-08 2009-09-22 Intel Corporation Leakage oscillator based aging monitor
US7332937B2 (en) 2005-12-28 2008-02-19 Intel Corporation Dynamic logic with adaptive keeper
US7449966B2 (en) 2006-05-09 2008-11-11 Intel Corporation Method and an apparatus to sense supply voltage
WO2007141870A1 (ja) 2006-06-09 2007-12-13 Fujitsu Limited 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
JP4765858B2 (ja) 2006-09-15 2011-09-07 三菱電機株式会社 温度検出装置
KR100849208B1 (ko) 2006-10-24 2008-07-31 삼성전자주식회사 링 오실레이터를 구비하는 테스트 회로 및 테스트 방법
US8041518B2 (en) * 2007-05-08 2011-10-18 Globalfoundries Inc. Determining die test protocols based on process health
US7795927B2 (en) 2007-08-17 2010-09-14 Raytheon Company Digital circuits with adaptive resistance to single event upset
US7760033B2 (en) 2007-12-31 2010-07-20 Intel Corporation Ring oscillators for NMOS and PMOS source to drain leakage and gate leakage
US7642864B2 (en) 2008-01-29 2010-01-05 International Business Machines Corporation Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect
US8378754B2 (en) * 2008-02-21 2013-02-19 Advantest Corporation Ring oscillator
US7908109B2 (en) * 2008-07-08 2011-03-15 Advanced Micro Devices, Inc. Identifying manufacturing disturbances using preliminary electrical test data
US7868706B2 (en) 2008-10-23 2011-01-11 Advanced Micro Devices, Inc. Oscillator device and methods thereof
KR101593603B1 (ko) 2009-01-29 2016-02-15 삼성전자주식회사 반도체 장치의 온도 감지 회로
US8247906B2 (en) * 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US8330478B2 (en) 2009-11-03 2012-12-11 Arm Limited Operating parameter monitoring circuit and method
TWI439710B (zh) * 2009-11-18 2014-06-01 Univ Nat Sun Yat Sen 內嵌於系統級封裝之被動元件測試裝置
JP5185304B2 (ja) 2010-02-10 2013-04-17 株式会社東芝 半導体集積回路
CN102098028A (zh) * 2010-10-14 2011-06-15 中国科学院上海微系统与信息技术研究所 基于混合晶向soi工艺的cmos环形振荡器及制备方法
US9425772B2 (en) * 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
US9448125B2 (en) 2011-11-01 2016-09-20 Nvidia Corporation Determining on-chip voltage and temperature
US20130106524A1 (en) 2011-11-01 2013-05-02 Nvidia Corporation System and method for examining leakage impacts
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations

Also Published As

Publication number Publication date
US9496853B2 (en) 2016-11-15
WO2013016305A2 (en) 2013-01-31
WO2013016305A3 (en) 2013-03-21
CN103650345A (zh) 2014-03-19
TWI592674B (zh) 2017-07-21
TW201323896A (zh) 2013-06-16
TWI472781B (zh) 2015-02-11
US20130021107A1 (en) 2013-01-24
TW201323900A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
DE112012003071T5 (de) Komponenten-Analyse-Systeme und -Verfahren
DE102012200822B4 (de) Verfahren zum Analysieren von Zellen einer Zellenbibliothek
DE602004000228T2 (de) Integrierte Halbleiterschaltungsanordnung mit Signalregenerator für Prüfsignale und dazugehörige automatische Entwurfs-Vorrichtung, -Verfahren und -Programme
DE102010016184B4 (de) Prüfung von dielektrischen Filmen und Schichten
DE10191490B4 (de) Verfahren und Vorrichtung zur Defektanalyse von integrierten Halbleiterschaltungen
DE112018001534T5 (de) Verfahren und systeme zum durchschnitts-inline-testen von bauteilen und zur latenten zuverlässigkeit der defektdetektion
DE102014119646A1 (de) System und Verfahren einer Layoutgestaltung für integrierte Schaltungen
DE69921277T2 (de) System und Verfahren zur Fehlererkennung in einer elektrischen Schaltung durch Ruhestromanalyse
DE19603802A1 (de) Spannungssonde mit Vielfachanschlußleitungen
DE102015118071B4 (de) Verfahren und Systeme zum Diagnostizieren eines Halbleiter-Wafers
EP1116957B1 (de) Schaltungsanordnung zur Kapazitätsmessung von Strukturen in einer integrierten Schaltung
DE112005002538T5 (de) Prüfvorrichtung und Prüfverfahren
DE19807052A1 (de) Testchipschaltung für die On-Chip-Zeitcharakterisierung
DE102012108116A1 (de) Messvorrichtung und Verfahren zum Messen einer Chip-zu-Chip-Träger-Verbindung
DE60306892T2 (de) Verfahren und Anordnung zur Messung der Kopplungskapazität zwischen zwei Leiterbahnen
DE112019002477T5 (de) Basiswiderstandsunterdrückungsverfahren und zugehörige verfahren, systeme und vorrichtungen
DE102009006926B4 (de) Integrierte Schaltung, Verfahren zur Erfassung von Daten, Messsystem und Computerprogramm
DE102014008840A1 (de) Anordnung zum Testen von integrierten Schaltkreisen
DE10109554A1 (de) Verfahren zur Modellierung von Induktivitäten
DE102017109266A1 (de) Gesundheitsüberwachung eines Schaltkreises
DE102021132861A1 (de) Störfestigkeitsbewertungssystem und störfestigkeitsbewertungsverfahren
DE112019004815T5 (de) Technik des fraktionalen spiegelverhältnisses für digitale ferntemperatursensoren und zugehörige systeme, verfahren und vorrichtungen
DE10214885C1 (de) Verfahren und Teststruktur zur Bestimmung von Widerstandwerten an mehreren zusammengeschalteten Widerständen in einer integrierten Schaltung
EP1266404B1 (de) Test-schaltungsanordnung und verfahren zum testen einer vielzahl von elektrischen komponenten
DE102018202745B4 (de) Verschleißerkennung bei Kontaktnadeln

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: KRAUS & WEISERT PATENTANWAELTE PARTGMBB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee