CN103513173B - 基于压控振荡器的bti测试装置及其测试方法 - Google Patents
基于压控振荡器的bti测试装置及其测试方法 Download PDFInfo
- Publication number
- CN103513173B CN103513173B CN201210224114.5A CN201210224114A CN103513173B CN 103513173 B CN103513173 B CN 103513173B CN 201210224114 A CN201210224114 A CN 201210224114A CN 103513173 B CN103513173 B CN 103513173B
- Authority
- CN
- China
- Prior art keywords
- voltage
- test
- measured device
- temperature instability
- bias temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本发明提供一种基于压控振荡器(VCO)的偏压温度不稳定性(BTI)测试装置及其测试方法,属于半导体器件可靠性测试技术领域。本发明的BTI测试装置包括被测器件(DUT)、环形振荡器(RO)、模拟电压切换模块和第一个振荡周期测试模块;模拟电压切换模块用于控制DUT在电压应力偏置和BTI效应测试偏置之间进行切换;RO包括至少一个流控反相器,DUT用于控制经该流控反相器的电流,以至于RO与DUT形成其输出信号的频率受偏置于DUT的栅端的电压控制的VCO;第一个振荡周期测试模块能同步地测试输出VCO的输出信号的第一个周期的相关信号。该装置具有BTI测试灵敏度高、测量准确、测试速度快的优点,并且电路简单。
Description
技术领域
本发明属于半导体器件可靠性测试技术领域,涉及偏压温度不稳定性(BiasTemperatureInstability,BTI)的测试,具体涉及一种基于压控振荡器(VoltageControlOscillator,VCO)对被测器件(DeviceUnderTest,DUT)进行BTI测试的装置及其测试方法。
背景技术
BTI效应(包括负方向偏压温度不稳定性NBTI和正方向偏压温度不稳定性PBTI)是指在一定温度条件下、在MOS管的栅端偏置电压时,MOS管的特性会发生退化,例如,对于PMOSFET,阈值电压(Vth)增加,饱和电流、亚阈值斜率和跨到跨导减小。随着器件的尺寸不断缩小,BTI效应成为器件退化的主要因素之一,因此,其越来越受到重视。
BTI效应的一个重要特征就是其具有较强的恢复效应,例如,对于PMOSFET,在高温下对其栅端偏置负偏压一段时间后,如果将负偏压该为零偏压或正偏压,器件的退化特性将有很强的恢复。因此,这给准确测试MOS管器件的带来难题,通常地,难以实时地测量其阈值电压的变化情况。
现有技术的BTI测试装置中,在测试过程中,一般是测量Vth(相同Id条件下)的变化或Id(相同Vgs条件下)的变化,这些均是测量模拟信号来反映BTI,通常具有模拟信号难以跟踪、测量灵敏度不够、电路复杂的缺点,并最终导致测量不准确。其他也有采用数字信号来反映BTI的测试方法,但是,难以实现以上所述的实时测量的要求,并且,测试电路复杂,最终也难以保证测试的准确度。
有鉴于此,本发明提出一种新型的BTI测试装置。
发明内容
本发明的目的之一在于,简化BTI测试装置的电路结构。
本发明的还一目的在于,提高BTI测试的准确度。
为实现以上目的或者其他目的,本发明提供一种BTI测试装置,其包括被测器件、环形振荡器、模拟电压切换模块和第一个振荡周期测试模块;其中,
所述模拟电压切换模块用于基于第一控制信号对偏置于所述被测器件的栅端的第一电压或第二电压进行切换控制,所示第一电压为使所述被测器件发生BTI效应的电压,所述第二电压为使所述被测器件工作于亚阈值的电压;
所述环形振荡器包括至少一个流控反相器,所述被测器件用于控制经该流控反相器的电流,以至于所述环形振荡器与所述被测器件形成其输出信号的频率至少地受偏置于所述被测器件的栅端的电压控制的压控振荡器;
所述第一个振荡周期测试模块同步地受所述第一控制信号控制,以至于所述被测器件的栅端被切换至偏置所述第二电压时,所述压控振荡器的输出信号的第一个周期的相关信号被所述第一个振荡周期测试模块测试输出。
在一实施例中,所述被测器件可以为NMOSFET,所述第一电压大于所述NMOSFET的阈值电压,所述第二电压小于所述NMOSFET的阈值电压。
在又一实施例中,所述被测器件可以为PMOSFET,所述第一电压为负向电压并且其绝对值大于所述PMOSFET的阈值电压的绝对值,所述第二电压为负向电压并且其小于所述PMOSFET的阈值电压的绝对值。
按照本发明一实施例的BTI测试装置,其中,所述环形振荡器基本由偶数个第一反相器和奇数个流控反相器串联形成。
进一步,所述流控反相器为CMOS反相器,所述被测器件与所述CMOS反相器的其中一个MOS管的源端/漏端串联连接。
进一步,所述压控振荡器的输出信号的第一个周期的相关信号为第一个周期的周期值。
进一步,所述周期值反映所述第二电压与所述被测器件的阈值电压之差的绝对值的大小。
进一步,在所述第二电压固定的情况下,所述周期值反映所述被测器件的阈值电压变化,以进一步反映所述第一电压偏置的情况下所发生的BTI效应的大小。
在之前所述任一实施例的BTI测试装置中,所述第一信号为脉冲信号。
按照本发明的又一方面,提供一种使用以上所述的BTI测试装置进行BTI测试的方法,其包括:
校准步骤:在所述被测器件被测试前,将与所述被测器件对应相同的校准单元对应置于所述装置中,在所述校准单元的栅端上偏置多个不同大小的第二电压,并通过所述第一个振荡周期测试模块测试每个第二电压对应的所述第一个周期的周期值,基于所述第二电压与所述周期值建立形成所述第二电压与所述第一个周期的周期值之间的关系曲线;
BTI产生步骤:对所述被测器件进行测试时,将所述被测器件中置于所述装置中形成所述压控振荡器,控制所述第一信号以使所述第一电压偏置所述被测器件的栅端;
BTI效应测试步骤:控制所述第一信号以使偏置所述被测器件的栅端的第一电压切换为第二电压,同时,所述第一信号使第一个振荡周期测试模块工作并实时地测试输出所述压控振荡器的输出信号的第一个周期的周期值;以及
比较计算步骤:将所述第二电压偏置的情况下所得到的所述周期值在所述关系曲线中进行比较计算以反映所述第一电压偏置条件下所述被测器件发生的BTI效应。
在一实施例中,所述被测器件为NMOSFET时,所述第一电压大于所述NMOSFET的阈值电压,所述第二电压小于所述NMOSFET的阈值电压。
在又一实施例中,所述被测器件为PMOSFET时,所述第一电压为负向电压并且其绝对值大于所述PMOSFET的阈值电压的绝对值,所述第二电压为负向电压并且其小于所述PMOSFET的阈值电压的绝对值。
进一步,所述比较计算步骤中,基于所述第二电压偏置的情况下所得到的所述周期值,在所述关系曲线中对应计算得出第二电压,将该计算得出的第二电压与在BTI效应测试步骤中所偏置的第二电压进行差值计算,以反映所述被测器件在偏压温度不稳定性效应测试步骤中产生的阈值偏移。
本发明的技术效果是,第一,由于其输出的第一个振荡周期的相关信号是数字信号测量,其测试准确;第二,第一个振荡周期的周期值T是基于VCO的流控MOS管(也即被测器件)工作于亚阈值区测试得出,因此,其可以放大地反映出其Vth受BTI效应的变化,测试灵敏度高。第三,通过对VCO输出的第一振荡周期的周期值T测量,可以在第一电压去除后实时同步测试完成,测试速度快,其测试结果受BTI效应的恢复效应影响小,更进一步地实现了准确测量;第四,整个测试装置未引入模拟电路,整体电路简单。
附图说明
从结合附图的以下详细说明中,将会使本发明的上述和其他目的及优点更加完全清楚,其中,相同或相似的要素采用相同的标号表示。
图1是按照本发明一实施例提供的BTI测试装置的电路模块结构示意图。
图2是图1所示实施例的BTI测试装置所测试出的VCO的第一个振荡周期的周期值T与Vmeas之间的关系曲线。
图3是按照本发明又一实施例提供的BTI测试装置的电路模块结构示意图。
图4是基于图3所示实施例的BTI测试装置的测试时序关系示意图。
具体实施方式
下面介绍的是本发明的多个可能实施例中的一些,旨在提供对本发明的基本了解,并不旨在确认本发明的关键或决定性的要素或限定所要保护的范围。容易理解,根据本发明的技术方案,在不变更本发明的实质精神下,本领域的一般技术人员可以提出可相互替换的其他实现方式。因此,以下具体实施方式以及附图仅是对本发明的技术方案的示例性说明,而不应当视为本发明的全部或者视为对本发明技术方案的限定或限制。
图1所示为按照本发明一实施例提供的BTI测试装置的电路模块结构示意图。在该实施例中,BTI测试装置100用于对被测器件(DUT)120进行测试,DUT120在该示例中为NMOSFET,但是,DUT120并不限于本示例,其可以选择为其他类似MOS管结构的器件,例如,PMOSFET等。
继续如图1所示,BTI测试装置100主要地包括基于多级反相器串联形成的环形振荡器(RingOscillator)110,在本发明中,环形振荡器110与DUT120共同形成VCO。该VCO可以基于环形振荡器110的传输延时调节振荡器频率。环形振荡器110在该实施例中通过奇数个(大于或等于3个)反相器串联连接形成环路来实现。具体地,包括偶数个反相器112和奇数个流控反相器111,如图1中所示,环形振荡器110包括4个反相器112和1个流控反相器111,每个反相器的输出端连接至另一个反相器的输入端,依次首尾串联连接形成环路。其中,流控反相器111具体可以选择为如图所示的CMOS反相器。流经流控反相器111的电流大小是受DUT120控制,因此,DUT120也用作的流控反相器111的流控MOS管。
流控反相器111中的其中一个MOS管(M1)的漏端或源端串联连接于DUT120的源端或漏端,流控反相器111中的另一个MOS管(M2)的源端或漏端输入电压VDD(例如1.2V),因此,DUT120的栅端偏置电压可以控制流经DUT120的电流,也即可以控制流经流控反相器111的电流。控制栅端偏置电压以使DUT120工作于亚阈值区时,流经流控反相器111的电流是受DUT120的栅端偏置电压所控制,并且对其变化反应灵敏。
在又一实施例中,4个反相器112也可以为CMOS反相器,但是其并不受DUT120控制。另外,流控反相器111与DUT120之间的位置关系并不受图示实施例限制,例如,在其他实施例中,DUT120为PMOSFET时,其也可以置于流控反相器111上方并与M2的源端或漏端串连。
该VCO的输出信号的输出频率f是取决于串联的反相器的总传输延时。而当DUT120的压控端(也即栅端)输入的电压小于其阈值电压(Vth)时,其流过的电流为亚阈值电流。由于亚阈值电流通常比较小,对于DUT120所连接的流控反相器111,其传输延时远远大于其他反相器112的传输延,此时,输出频率f基本取决于流控反相器111的传输延时,从而输出频率f(即输出信号的频率)主要取决于流经DUT120的亚阈值电流,进而通过f可以基本反映DUT120的亚阈值电流信息,进而可以通过f反映了DUT120上所偏置的栅端电压信息,也即输出频率f的周期信息可以反映DUT120上所偏置的栅端电压信息。
继续如图1所示,BTI测试装置100还包括模拟电压切换模块130和第一个振荡周期测试模块140。其中模拟电压切换模块130其用于控制偏置于DUT120的栅端的电压信号,具体地,为测试DUT的BTI效应,偏置于DUT120的栅端的电压信号至少需要使用Vmeas132和Vstress131,其中,Vstress131为在BTI测试过程中向DUT的栅端偏置的电压应力(例如,在某一温度条件下),在本文中简称为“第一电压”,在该实例中,其选择大于DUT的阈值电压(例如1.2V或以上);Vmeas132为使DUT工作于亚阈值区的电压,在本文中简称为“第二电压”,在该实施例中,其选择小于DUT的阈值电压。Vmeas132和Vstress131均为模拟电压,切换模块130具体可以通过信号(Sel)190控制,例如,信号190可以为电压脉冲信号,当其为低电平时,模拟电压切换模块130选择Vstress131并将其偏置在DUT120的栅端上;当信号190为高电平时,模拟电压切换模块130选择Vmeas132并将其偏置在DUT120的栅端上,从而方便地实现切换控制。
同时,信号190还偏置于第一个振荡周期测试模块140上,例如,信号190偏置于高电平时(此时Vmeas132偏置于DUT120,使其工作于亚阈值区),第一个振荡周期测试模块140同步地开始工作测量VCO输出的第一个振荡周期(也即输出信号的第一个周期)的相关信息并输出141,例如,输出141为第一个振荡周期的周期值T。
基于图1所示的DUT测试装置在对DUT120进行BTI测试时,首先,步骤S910,在DUT120被在被偏置Vstress131之前,选择与DUT120结构参数相同的校准单元作为流控MOS管。如上所述输出信号的周期值T可以反映DUT120上所偏置的栅端电压信息,因此,同样可以在校准单元上偏置不同大小的Vmeas132,相应地测量出VCO的多个第一个振荡周期的周期值T,从而可以得到T与Vmeas之间的关系曲线。其中,校准单元为未受BTI影响的NMOSFET,其阈值电压与DUT120相同。
图2所示为图1所示实施例的BTI测试装置所测试出的VCO的第一个振荡周期的周期值T与Vmeas之间的关系曲线。在该实施例中,在不同Vmeas132的情况下,信号190输入高电平,使模拟电压切换模块130选择Vmeas132,此时,校准单元工作于亚阈值区,流经校准单元和流控反相器111的电流I1受Vmeas132控制,︱Vth-Vmeas︱越大(由于之前没有偏置Vstress131,Vth基本没有发生变化,即此时基本不存在BTI效应),电流I1越小;此时,流控反相器111延迟远远大于反相器112的延迟,因此,环形振荡器110与校准单元构成的VCO的输出频率f由流控反相器111的延迟决定,也即第一个振荡周期的周期值T由Vmeas(此时Vth基本不变)决定。因此,在Vmeas变化的情况下,根据相应到测量的多个第一个振荡周期的周期值T,可以得到如图2所示的周期值T与Vmeas的函数关系曲线。
进一步,步骤S920,准备测试BTI效应,通过信号190输入低电平(电压脉冲信号为低电平),使模拟电压切换模块130选择Vstress131,此时,DUT120处于应力偏置条件下。Vstress131的偏置时间由信号190的电压脉冲信号的低电平时间长短决定,其可以根据具体测试要求而进行具体选择设置。
进一步,步骤S930,通过信号190输入高电平,使模拟电压切换模块130选择Vmeas132,此时,DUT120工作于亚阈值区,流经DUT120和流控反相器111的电流I1受Vmeas132控制,︱Vth-Vmeas︱越大,电流I1越小;此时,流控反相器111延迟远远大于反相器112的延迟,因此,环形振荡器110与DUT120构成的VCO的输出频率f由流控反相器111的延迟决定,也即由︱Vth-Vmeas︱决定。
同时,在VCO起振后,信号190输入高电平控制第一个振荡周期测试模块140开始工作,其基本可以在应力偏置去除的条件下很快地测试出该Vmeas对应的第一个振荡周期的周期值T,例如可以在100ns内测量振荡的第一个周期的结果。因此,DUT120的BTI的恢复效应在此基本可以得到克服,并且测试速度快。
进一步,步骤S940,根据第一个振荡周期的周期值T,基于图2所示的关系曲线,可以对应地得出Vmeas,该Vmeas与实际偏置的Vmeas(步骤S930中的Vmeas)之间的差值,是由Vstress131对DUT产生的BTI效应所导致的,也即反映了Vstress131偏置后的DUT120的阈值电压Vth的偏移量。
综合上可知,BTI效应可以由图1所示实施例的测试装置100准备快速的测试得出。由于其输出的第一个振荡周期的相关信号是数字信号测量,其测试准确;并且,第一个振荡周期的周期值T是基于VCO的流控MOS管(也即DUT120)工作于亚阈值区测试得出,因此,其可以放大地反映出其Vth的受BTI效应的变化,测试灵敏度高。进一步,通过对VCO输出的第一振荡周期的周期值T测量,可以在Vstress131去除后实时同步测试完成(例如可以达到100ns以内),测试速度快,其测试结果受BTI效应的恢复效应影响小,更进一步地实现了准确测量。同时,整个测试装置未引入模拟电路,整体电路简单。
需要说明的是,更换DUT120时,如果更换后的DUT与更换之前的DUT为相同的器件,例如,在同一晶圆上制备的器件,或者在同一工艺流水线上制备的器件,则可以继续采用图2所示的关系曲线,重复步骤S920至步骤S940即可是实现对于更换后的DUT的BTI测试。当然,也可以在改变Vstress大小后,重复步骤S920至步骤S940进行不同Vstress条件下对应于DUT的BTI效应测试。进一步,如果更换后的DUT与更换之前的DUT为不同器件,需要重新选取与更换后的DUT对应相同的校准单元,执行步骤S910,测试出其周期值T与Vmeas的函数关系曲线。
图3所示为按照本发明又一实施例提供的BTI测试装置的电路模块结构示意图。该实施例的BTI测试装置300与图1所示实施例的BTI测试装置100测试原理基本相同。在该实施例中,可以对DUT阵列进行测试,如图3所示,DUT阵列320包括多个DUT单元,每个单元可以被选择与环形振荡器310形成VCO。同样地,环形振荡器310与图1所示的环形振荡器110基本类似,其至少包括一个流控反相器,其可以与被选择的DUT单元串联,从而,形成的VCO的输出信号的频率可以基本地由偏置在DUT单元的栅端的信号来控制。具体地,BTI测试装置300可以通过如图所示的地址解码器和堆栈转换器来根据地址信号对应选择测DUT单元,因此,该实施例的BTI测试装置300可以方便的进行阵列测试。当然,DUT阵列320中也可以包括校准单元,在执行以上所述的步骤S910时,可以选择某一相应校准单元进行测试。
继续如图3所示,BTI测试装置300的模拟电压切换模块330同样可以至少地实现如图1所示的模拟电压切换模块130的功能。Vmeas132和Vstress131之间的切换同样可以受信号190控制,当然,该实施例中,信号Str/Rec还可以控制Vrecover和Voff之间的切换,其中,Voff偏置时,使其他未被选中的DUT单元全部关断,Vrecover偏置时,针对被选中的DUT单元,测量其Vth恢复的过程。
信号190同时偏置于第一个振荡周期测试模块340的控制逻辑子模块341上。第一个振荡周期测试模块340的功能与如图1所示的第一个振荡周期测试模块140的功能基本相同。如图3所示,基本由环形振荡器310和DUT阵列320形成的VCO的输出信号经过电平移位模块350进行处理后,分别输出控制逻辑子模块341和频分器360。具体地,在该实施例中,341是控制逻辑单元,主要是状态机,根据Sel信号和VCOout信号的变化,产生状态的变化,采样VCOout的第一个周期并控制计数器单元342的使能和清零;342是同步计数器单元,具有清零和使能端,根据清零和使能信号进行清零或计数;343是寄存器单元,将同步计数器单元342的数值进行保存,直到控制逻辑单元340产生清零为止。频分器360进一步输出该VCO所对应的输出频率f_out。
图4所示为基于图3所示实施例的BTI测试装置的测试时序关系示意图。基于图4所示实施例的信号,反映了该BTI测试装置的测试原理。其中,Sel信号是测试使能信号,当偏置应力或恢复一段时间之后启动Sel进行DUT单元的Vth的测量。VCOout是Vth测试过程中该VCO的振荡信号输出,在Sel为高电平的整个过程中都会振荡。Counter_en是控制逻辑采样VCO的第一个周期,产生与VCO第一个周期相同的脉冲,控制计数器计数,这样就实现了将VCO的第一个周期转为数字数据。CLK是时钟信号,一直有效。Data_out是计数器输出,在Counter_en有效的器件计数并输出结果,一旦Counter_en无效,则保持结果,并一直保持到下一次Sel为高电平,Sel一旦为高电平会由控制逻辑模块单元341对其清零。
以上例子主要说明了本发明的BTI测试装置及其测试方法。尽管只对其中一些本发明的实施方式进行了描述,但是本领域普通技术人员应当了解,本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此,所展示的例子与实施方式被视为示意性的而非限制性的,在不脱离如所附各权利要求所定义的本发明精神及范围的情况下,本发明可能涵盖各种的修改与替换。
Claims (13)
1.一种偏压温度不稳定性测试装置,其特征在于,包括被测器件、环形振荡器、模拟电压切换模块和第一个振荡周期测试模块;其中,
所述模拟电压切换模块用于基于第一控制信号对偏置于所述被测器件的栅端的第一电压或第二电压进行切换控制,所示第一电压为使所述被测器件发生偏压温度不稳定性效应的电压,所述第二电压为使所述被测器件工作于亚阈值的电压;
所述环形振荡器包括至少一个流控反相器,所述被测器件用于控制经该流控反相器的电流,以至于所述环形振荡器与所述被测器件形成其输出信号的频率至少地受偏置于所述被测器件的栅端的电压控制的压控振荡器;
所述第一个振荡周期测试模块同步地受所述第一控制信号控制,以至于所述被测器件的栅端被切换至偏置所述第二电压时,所述压控振荡器的输出信号的第一个周期的相关信号被所述第一个振荡周期测试模块测试输出。
2.如权利要求1所述的偏压温度不稳定性测试装置,其特征在于,所述被测器件为NMOSFET,所述第一电压大于所述NMOSFET的阈值电压,所述第二电压小于所述NMOSFET的阈值电压。
3.如权利要求1所述的偏压温度不稳定性测试装置,其特征在于,所述被测器件为PMOSFET,所述第一电压为负向电压并且其绝对值大于所述PMOSFET的阈值电压的绝对值,所述第二电压为负向电压并且其小于所述PMOSFET的阈值电压的绝对值。
4.如权利要求1所述的偏压温度不稳定性测试装置,其特征在于,所述环形振荡器基本由偶数个第一反相器和奇数个流控反相器串联形成。
5.如权利要求4所述的偏压温度不稳定性测试装置,其特征在于,所述流控反相器为CMOS反相器,所述被测器件与所述CMOS反相器的其中一个MOS管的源端/漏端串联连接。
6.如权利要求1所述的偏压温度不稳定性测试装置,其特征在于,所述压控振荡器的输出信号的第一个周期的相关信号为第一个周期的周期值。
7.如权利要求6所述的偏压温度不稳定性测试装置,其特征在于,所述周期值反映所述第二电压与所述被测器件的阈值电压之差的绝对值的大小。
8.如权利要求7所述的偏压温度不稳定性测试装置,其特征在于,在所述第二电压固定的情况下,所述周期值反映所述被测器件的阈值电压变化,以进一步反映所述第一电压偏置的情况下所发生的偏压温度不稳定性效应的大小。
9.如权利要求1所述的偏压温度不稳定性测试装置,其特征在于,所述第一控制信号为脉冲信号。
10.一种使用如权利要求1所述的装置进行偏压温度不稳定性测试的方法,其特征在于,包括:
校准步骤:在所述被测器件被测试前,将与所述被测器件对应相同的校准单元对应置于所述装置中,在所述校准单元的栅端上偏置多个不同大小的第二电压,并通过所述第一个振荡周期测试模块测试每个第二电压对应的所述第一个周期的周期值,基于所述第二电压与所述周期值建立形成所述第二电压与所述第一个周期的周期值之间的关系曲线;
偏压温度不稳定性产生步骤:对所述被测器件进行测试时,将所述被测器件中置于所述装置中形成所述压控振荡器,控制所述第一控制信号以使所述第一电压偏置所述被测器件的栅端;
偏压温度不稳定性效应测试步骤:控制所述第一控制信号以使偏置所述被测器件的栅端的第一电压切换为第二电压,同时,所述第一控制信号使第一个振荡周期测试模块工作并实时地测试输出所述压控振荡器的输出信号的第一个周期的周期值;以及
比较计算步骤:将所述第二电压偏置的情况下所得到的所述周期值在所述关系曲线中进行比较计算以反映所述第一电压偏置条件下所述被测器件发生的偏压温度不稳定性效应。
11.如权利要求10所述的方法,其特征在于,所述被测器件为NMOSFET时,所述第一电压大于所述NMOSFET的阈值电压,所述第二电压小于所述NMOSFET的阈值电压。
12.如权利要求10所述的方法,其特征在于,所述被测器件为PMOSFET时,所述第一电压为负向电压并且其绝对值大于所述PMOSFET的阈值电压的绝对值,所述第二电压为负向电压并且其小于所述PMOSFET的阈值电压的绝对值。
13.如权利要求10所述的方法,其特征在于,所述比较计算步骤中,基于所述第二电压偏置的情况下所得到的所述周期值,在所述关系曲线中对应计算得出第二电压,将该计算得出的第二电压与在偏压温度不稳定性效应测试步骤中所偏置的第二电压进行差值计算,以反映所述被测器件在偏压温度不稳定性效应测试步骤中产生的阈值偏移。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210224114.5A CN103513173B (zh) | 2012-06-29 | 2012-06-29 | 基于压控振荡器的bti测试装置及其测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210224114.5A CN103513173B (zh) | 2012-06-29 | 2012-06-29 | 基于压控振荡器的bti测试装置及其测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103513173A CN103513173A (zh) | 2014-01-15 |
CN103513173B true CN103513173B (zh) | 2016-04-20 |
Family
ID=49896208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210224114.5A Expired - Fee Related CN103513173B (zh) | 2012-06-29 | 2012-06-29 | 基于压控振荡器的bti测试装置及其测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103513173B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104101827B (zh) | 2014-06-25 | 2016-08-31 | 东南大学 | 一种基于自定时振荡环的工艺角检测电路 |
CN104483611B (zh) * | 2014-11-24 | 2017-05-24 | 华东师范大学 | Mos器件偏压温度不稳定性退化的测试装置及其方法 |
US10247769B2 (en) * | 2015-09-02 | 2019-04-02 | International Business Machines Corporation | Measuring individual device degradation in CMOS circuits |
US10571501B2 (en) * | 2016-03-16 | 2020-02-25 | Intel Corporation | Technologies for verifying a de-embedder for interconnect measurement |
CN107167719B (zh) * | 2017-05-09 | 2019-07-23 | 浙江大学 | 一种应用于半导体器件的超快速偏压温度不稳定性测试系统及方法 |
CN107229008B (zh) * | 2017-05-22 | 2019-05-21 | 西安电子科技大学 | 一种cmos反相器mos阈值电压的测量方法 |
TWI707220B (zh) * | 2019-05-23 | 2020-10-11 | 瑞昱半導體股份有限公司 | 電壓控制電路和電壓控制方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6933731B2 (en) * | 2003-10-17 | 2005-08-23 | Texas Instruments Incorporated | Method and system for determining transistor degradation mechanisms |
CN1997905A (zh) * | 2004-06-16 | 2007-07-11 | 全美达股份有限公司 | 用于测量负偏置温度不稳定性的系统和方法 |
US7642864B2 (en) * | 2008-01-29 | 2010-01-05 | International Business Machines Corporation | Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect |
JP2010109969A (ja) * | 2008-10-29 | 2010-05-13 | Taiwan Semiconductor Manufacturing Co Ltd | 負バイアス温度不安定性を抑制する動的な基板バイアスシステムおよびその方法 |
CN102495352A (zh) * | 2011-12-27 | 2012-06-13 | 复旦大学 | 一种集成电路应力退化的多功能测试电路和测试方法 |
-
2012
- 2012-06-29 CN CN201210224114.5A patent/CN103513173B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6933731B2 (en) * | 2003-10-17 | 2005-08-23 | Texas Instruments Incorporated | Method and system for determining transistor degradation mechanisms |
CN1997905A (zh) * | 2004-06-16 | 2007-07-11 | 全美达股份有限公司 | 用于测量负偏置温度不稳定性的系统和方法 |
US7642864B2 (en) * | 2008-01-29 | 2010-01-05 | International Business Machines Corporation | Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect |
JP2010109969A (ja) * | 2008-10-29 | 2010-05-13 | Taiwan Semiconductor Manufacturing Co Ltd | 負バイアス温度不安定性を抑制する動的な基板バイアスシステムおよびその方法 |
CN102495352A (zh) * | 2011-12-27 | 2012-06-13 | 复旦大学 | 一种集成电路应力退化的多功能测试电路和测试方法 |
Non-Patent Citations (2)
Title |
---|
PMOSFET 动态NBTI 效应的研究;宋芳芳等;《半导体技术》;20100131;第35卷(第1期);正文第79-83页 * |
用直接隧道栅电流在线表征PMOSFET 负偏压温度不稳定性;贾高升等;《中国集成电路》;20070430(第4期);正文第57-59页 * |
Also Published As
Publication number | Publication date |
---|---|
CN103513173A (zh) | 2014-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103513173B (zh) | 基于压控振荡器的bti测试装置及其测试方法 | |
KR100831191B1 (ko) | 테스트 회로, 지연 회로, 클록 발생 회로, 및 이미지 센서 | |
EP2026469B1 (en) | Circuit device and method of measuring clock jitter | |
CN103325422B (zh) | Sram时序测试电路及测试方法 | |
KR101184137B1 (ko) | 클럭 변환 회로 및 이를 이용한 시험 장치 | |
TWI548886B (zh) | 老化偵測電路及其方法 | |
US20070296396A1 (en) | Phase Difference Measurement Circuit | |
Saneyoshi et al. | A precise-tracking NBTI-degradation monitor independent of NBTI recovery effect | |
CN106253883B (zh) | 内建于芯片内的测量抖动的装置与方法 | |
US7504896B2 (en) | Methods and apparatus for inline measurement of switching delay history effects in PD-SOI technology | |
CN102075184A (zh) | 运行参数监控电路和方法 | |
CN102655410B (zh) | 压控振荡器、用于检测工艺波动的测试系统及其测试方法 | |
US9664737B2 (en) | Method for providing an on-chip variation determination and integrated circuit utilizing the same | |
CN104535918A (zh) | 一种跨时钟域同步器内部常数测试电路和方法 | |
US10386412B2 (en) | Scheme to measure individually rise and fall delays of non-inverting logic cells | |
JPWO2013027739A1 (ja) | 劣化診断回路および劣化診断方法 | |
US20140218060A1 (en) | Degradation diagnosing circuit and degradation diagnosing method | |
US8901917B2 (en) | Element measurement circuit and method thereof | |
CN102466779B (zh) | 触发器延时的内建测试方法及电路 | |
TWI768384B (zh) | 用於產生脈衝輸出的電路及方法 | |
CN104079265A (zh) | 高速时钟占空比检测系统 | |
CN116405034A (zh) | 一种基于自定时环的高精度低开销的两级差分tdc电路 | |
US20120197570A1 (en) | Measurement of Parameters Within an Integrated Circuit Chip Using a Nano-Probe | |
US20060149492A1 (en) | System and method for testing differential signal crossover using undersampling | |
CN116131821A (zh) | 一种高精度延迟时钟校准电路及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160420 Termination date: 20190629 |