CN103091619B - 确定片上电压和温度 - Google Patents

确定片上电压和温度 Download PDF

Info

Publication number
CN103091619B
CN103091619B CN201210431977.XA CN201210431977A CN103091619B CN 103091619 B CN103091619 B CN 103091619B CN 201210431977 A CN201210431977 A CN 201210431977A CN 103091619 B CN103091619 B CN 103091619B
Authority
CN
China
Prior art keywords
sensor
leakage
voltage
ring oscillator
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210431977.XA
Other languages
English (en)
Other versions
CN103091619A (zh
Inventor
安博黑谢克·辛格
沃伊切赫·雅各布·波普
伊利亚斯·埃尔金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN103091619A publication Critical patent/CN103091619A/zh
Application granted granted Critical
Publication of CN103091619B publication Critical patent/CN103091619B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K15/00—Testing or calibrating of thermometers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only

Abstract

本发明在一个实施例中提供了可以包括对作为半导体器件的一部分的两种类型的传感器进行建模和校准的方法。另外，该方法可以包括基于从两个传感器接收的数据来确定温度和电压。

Description

确定片上电压和温度
背景技术
在近来的集成电路（IC）技术中，半导体器件的器件几何形状的缩小化和光刻技术的进展使得能够增大半导体器件密度。然而，这导致了若干挑战，诸如增加的峰值功率密度和由不可预测的工作负荷造成的热点迁移。
发明内容
在一个实施例中，一种方法可以包括对作为半导体器件的一部分的两种类型的传感器进行建模和校准。另外，该方法可以包括基于从两个传感器接收的数据来确定温度和电压。
在一个实施例中，一种系统可以包括第一传感器、第二传感器以及耦合成从第一和第二传感器二者接收输出的分析部件。该分析部件可以用于执行包括对作为半导体器件的一部分的第一和第二传感器进行建模和校准的方法。此外，该方法可以包括基于从第一和第二传感器接收的数据来确定温度和电压。
在一个实施例中，一种方法可以包括对作为半导体器件的一部分的电压敏感传感器和温度敏感传感器进行建模和校准。注意，电压敏感传感器和温度敏感传感器处于紧邻。另外，该方法可以包括基于从电压敏感传感器和温度敏感传感器接收的数据来确定温度和电压。
虽然在本发明内容内具体描述了根据本发明的特定实施例，但是注意本发明和要求保护的主题不以任何方式受这个实施例限制。
附图说明
在附图内，通过示例的方式而非通过限制的方式图示了根据本发明的各种实施例。注意，在所有附图中，同样的附图标记表示类似的元件。在本描述中提及的附图不应当理解为按比例绘制，除了如果具体指出的话。
图1是根据本发明的一个实施例的示例性泄漏反相器（leakageinverter）的方框图。
图2是根据本发明的一些实施例的具有MOS部件的示例性泄漏反相器的方框图。
图3是根据本发明的一个实施例的示例性环形振荡器的方框图。
图4是根据本发明的一个实施例的示例性泄漏反相图形的方框图。
图5是根据本发明的一个实施例的另一个示例性环形振荡器的方框图。
图6是根据本发明的一个实施例的示例性泄漏反相器输入控制配置的方框图。
图7是根据本发明的一个实施例的示例性泄漏反相器输出控制配置的方框图。
图8是根据本发明的一个实施例的示例性泄漏反相器和控制环配置的方框图。
图9是根据本发明的一个实施例的示例性延迟测量系统的方框图。
图10是根据本发明的一个实施例的示例性时序图的方框图。
图11是根据本发明的一个实施例的示例性延迟测量系统的方框图。
图12是根据一个实施例的示例性MullerC元件的方框图。
图13是根据本发明的一个实施例的示例性时序图的图。
图14是根据本发明的一个实施例的示例性延迟测量系统的方框图。
图15是根据本发明的一个实施例的示例性分析系统的方框图。
图16是根据本发明的一个实施例的示例性分析系统的方框图。
图17是根据本发明的一个实施例的示例性分析系统的方框图。
图18是根据本发明的一个实施例的示例性分析方法的流程图。
图19是根据本发明的一个实施例的示例性泄漏反相过程的流程图。
图20是根据本发明的一个实施例的示例性分析过程的流程图。
图21是根据本发明的各种实施例的方法的流程图。
图22是根据本发明的一个实施例的迭代求解二元方程以导出节点温度和电压的方框图。
图23是根据本发明的各种实施例的用于针对管芯内过程变化（PV）进行校准的方法的流程图。
图24是根据本发明的一个实施例的示例性标准环形振荡器的方框图。
图25是根据本发明的一个实施例的示例性泄漏反相器形成过程的流程图。
图26是根据本发明的一个实施例的示例性延迟测量系统的方框图。
图27是根据本发明的一个实施例的示例性延迟测量方法的方框图。
图28是根据本发明的一个实施例的示例性跃迁完成检测过程的方框图。
图29是根据本发明的一个实施例的示例性分析方法的方框图。
具体实施方式
现在将详细参考根据本发明的各种实施例，所述各种实施例的示例图示在附图中。虽然将结合各种实施例描述本发明，但是可以理解的是这些各种实施例不旨在限制本发明。相反，本发明旨在覆盖可以包括在如根据权利要求解释的本发明的范围内的备选、修改和等同形式。此外，在根据本发明的各种实施例的以下详细描述中，阐述了众多具体细节以便提供对本发明的彻底理解。然而，可以不用这些具体细节或者用其等同形式来实施本发明对本领域的普通技术人员将是显而易见的。在其它实例中，众所周知的方法、规程、部件和电路未被详细描述以免不必要地使本发明的方案晦涩难懂。
要明白，来自泄漏部件情形的输出可以用于各种不同的分析中。在一个实施例中，泄漏反相输出可以用于检测跃迁延迟，所述跃迁延迟用来分析各种关注事项。在一个示例性实施方式中，泄漏反相输出可以用来分析制造过程合规性和缺陷。在一个实施例中，来自一个或多个泄漏环形振荡器的（一个或多个）输出可以用来确定在包括该一个或多个泄漏环形振荡器的芯片的操作期间该一个或多个泄漏环形振荡器的（一个或多个）位置处的温度。在一个实施例中，泄漏环形振荡器定位成紧邻标准环形振荡器，并且来自该泄漏环形振荡器的输出和来自该标准环形振荡器的输出可以一起用来确定在包括这两种类型泄漏和标准环形振荡器的芯片的操作期间这两种类型的环形振荡器的位置处的温度和电压。在一个实施例中，多对泄漏环形振荡器和标准环形振荡器可以实施在管芯或芯片的多个位置中以确定在该管芯或芯片的操作期间那多个位置处的温度和电压。
图1是根据本发明的一个实施例的示例性泄漏反相器100的方框图。泄漏反相器100包括上拉部件110、泄漏部件120和下拉部件130。在一个示例性实施方式中，泄漏部件120串联耦合在上拉部件110和下拉部件130之间。泄漏反相器100的部件协同操作以上拉和下拉信号。在一个实施例中，上拉部件110可配置为执行上拉操作以上拉信号，下拉部件130可配置为执行下拉操作以下拉该信号，并且泄漏部件120中的泄漏影响该信号的至少一个跃迁。
在一个实施例中，与下拉操作关联的跃迁延迟相对于与上拉操作关联的跃迁延迟是不对称的，并且该不对称性与泄漏电流对信号的所述至少一个跃迁的影响关联。在一个示例性实施方式中，信号的至少一个跃迁由具有相对快的上升跃迁延迟141和相对慢的跃迁延迟142的图形140代表。在一个示例性实施方式中，信号的至少一个跃迁由具有相对慢的上升跃迁延迟151和相对快的跃迁延迟152的图形150代表。要明白，上拉部件110、泄漏部件120和下拉部件130可以包括各种部件。在一个实施例中，泄漏部件包括处于允许泄漏电流流动的关闭状态中的晶体管。
图2是根据本发明的一些实施例的具有MOS部件的示例性泄漏反相器的方框图。要明白，存在各种其它泄漏反相器配置。泄漏反相器210包括NMOS泄漏晶体管212而泄漏反相器220包括PMOS泄漏晶体管222。
泄漏反相器210包括上拉部件PMOS晶体管211、泄漏部件NMOS泄漏晶体管212和下拉部件NMOS晶体管213。在一个示例性实施方式中，入射信号为低并且下拉部件NMOS晶体管213关断，上拉部件PMOS晶体管211接通以执行上拉操作并且泄漏部件NMOS晶体管212不影响输出信号跃迁至上拉值。在一个示例性实施方式中，入射信号为高并且上拉部件PMOS晶体管211关断，下拉部件NMOS晶体管213接通以执行下拉操作但是泄漏部件NMOS晶体管212影响输出信号跃迁。因为泄漏部件NMOS晶体管212关闭，下拉跃迁延迟对应于泄漏电流和对应的下拉值“传播”经过泄漏部件NMOS晶体管212的延迟。在一个实施例中，泄漏反相器210的操作由具有相对快的上升跃迁延迟217和相对慢的下降跃迁延迟219的图形214代表。
泄漏反相器220包括上拉部件PMOS晶体管221、泄漏部件PMOS泄漏晶体管222和下拉部件NMOS晶体管223。在一个示例性实施方式中，入射信号为高并且上拉部件PMOS晶体管221关断，下拉部件NMOS晶体管223接通以执行下拉操作并且泄漏部件PMOS晶体管222不影响输出信号跃迁至下拉值。在一个示例性实施方式中，入射信号为低并且下拉部件NMOS晶体管223关断，上拉部件PMOS晶体管221接通以执行上拉操作但是泄漏部件PMOS晶体管222影响输出信号跃迁。因为泄漏部件PMOS晶体管222关闭，下拉跃迁延迟对应于泄漏电流和对应的上拉值“传播”经过泄漏部件PMOS晶体管222的延迟。在一个实施例中，泄漏反相器220的操作由具有相对慢的上升跃迁延迟227和相对快的下降跃迁延迟229的图形224代表。
要明白，泄漏反相器可以被包括在各种部件配置中。在一个实施例中，泄漏反相器可以被包括在环形配置中。在一个示例性实施方式中，环形振荡器包括被配置为使信号跃迁的至少一个泄漏反相器，其中泄漏电流影响信号的跃迁并且所述至少一个泄漏反相器被耦合作为环形路径的一部分。该至少一个泄漏反相器可以包括串联耦合在上拉部件和下拉部件之间的泄漏部件，其中所述泄漏部件中的泄漏影响至少一个跃迁。该至少一个泄漏反相器可以具有不对称的上升跃迁延迟和下降跃迁延迟。环形振荡器可以包括包含信号中的跃迁延迟指示的输出并且可以包括耦合到环形路径以控制信号状态的控制部件。要明白，环形振荡器可以包括多个泄漏反相器。在一个示例性实施方式中，至少一个泄漏反相器串联耦合到环形路径中的另一个泄漏反相器。
图3是根据本发明的一个实施例的示例性环形振荡器300的方框图。环形振荡器300包括泄漏反相器320和340、与逻辑（ANDlogic）部件310和330、以及驱动反相器350。这些部件串联耦合在环形路径中。泄漏反相器320和340包括NMOS泄漏晶体管。
环形振荡器300的多个部件协同操作以使信号振荡。在一个实施例中，振荡包括信号状态的反相（inversion）。泄漏反相器320和340使信号状态振荡或反相，其中至少一个反相跃迁受泄漏反相器的泄漏特性影响。在一个示例性实施方式中，振荡上升跃迁和下降跃迁具有不对称的跃迁延迟。在一个实施例中，泄漏反相器320是与泄漏反相器210类似的NMOS泄漏反相器。与逻辑部件310和330可以控制信号并且把信号驱动至一个值。使能信号(enablesignal)303可以用来“使能”与控制逻辑部件310和330。虽然环形振荡器300的本实施例被示出为相同的使能信号303“使能”与控制逻辑部件310和330，但是要明白可用不同的相应使能信号分别“使能”与逻辑部件310和330中的每一个。驱动反相器350响应于驱动信号而转换至开启和切断状态，而没有与泄漏晶体管关联的影响。环形振荡器300具有转送输出304的环形路径中的分路307。输出304的状态与到泄漏反相器320的输入的状态类似。
图4是根据本发明的一个实施例的示例性泄漏反相图形400的方框图。使能信号303被设定为高以“使能”针对输出的经过与门310和320的信息流，其模仿这些与门的另一输入上的逻辑值。在一个示例性实施方式中，该使能发起在振荡环300的点391处的信号中向高逻辑值的跃迁。在泄漏反相器340的输入处的这个高逻辑值触发在来自泄漏反相器340的输出信号的点392处向低逻辑值的反相跃迁或下降跃迁。如图中所示，在完成来自泄漏反相器340的信号中的下降跃迁时的延迟与在点391处的信号中的上升跃迁相比是相对长的。在后续的驱动反相器350的点393处的输出被反相。输出信号304中的跃迁模仿点393处的跃迁，其中由于传播经过与部件310而有微小的时间移位。在点394处来自泄漏反相器320的输出再次具有相对慢或长的下降跃迁和相对快或短的上升跃迁。
图5是根据本发明的一个实施例的示例性环形振荡器500的方框图。环形振荡器500包括泄漏反相器520和540、控制部件510、530和550。这些部件串联耦合在环形路径中。泄漏反相器520和540包括PMOS泄漏晶体管。
环形振荡器500的多个部件协同操作以使信号振荡。在一个实施例中，振荡包括信号状态的反相。泄漏反相器520和540使信号状态振荡或反相，其中至少一个反相跃迁受泄漏反相器的泄漏特性影响。在一个示例性实施方式中，振荡上升跃迁和下降跃迁具有不对称的跃迁延迟。在一个实施例中，泄漏反相器520和540是与泄漏反相器220类似的PMOS泄漏反相器。控制部件510和530可以控制信号并且把信号驱动至一个值。在一个实施例中，控制部件510和530分别包括具有耦合到使能的第一输入和耦合到环形路径的反相第二输入的与非（NAND）逻辑部件。使能信号503可以用来“使能”与非控制逻辑部件510和530。要明白可用不同的相应使能信号分别“使能”与非逻辑部件510和530中的每一个。控制部件550包括响应于驱动信号而转换至开启和切断状态的驱动反相器。驱动反相器550响应于驱动信号而转换至开启和切断状态而没有与泄漏晶体管关联的影响。环形振荡器500具有转送输出504的环形路径中的分路507。输出504的状态与到泄漏反相器520的输入的状态类似。
要明白，各种控制可以与泄漏反相器一起利用。图6是根据本发明的一个实施例的示例性泄漏反相器输入控制配置600的方框图。泄漏反相器输入控制配置600包括控制部件610和泄漏反相器620。控制部件610控制向泄漏反相器620的输入。要明白，控制部件610可以以各种方式控制向泄漏反相器620的输入。控制部件610可以包括各种不同的部件（例如，逻辑门、开/关驱动反相器等等）。控制部件610可以控制向泄漏反相器620的输入的状态（例如，逻辑值、高/低电压等等）。控制部件610可以控制向泄漏反相器620的输入的定时（例如，与其它输入同步、基于使能来触发等等）。
图7是根据本发明的一个实施例的示例性泄漏反相器输出控制配置700的方框图。泄漏反相器输出控制配置700包括控制部件710和泄漏反相器720。控制部件710控制来自泄漏反相器720的输出。要明白，控制部件610可以以各种方式控制来自泄漏反相器720的输出。控制部件710可以控制来自泄漏反相器720的输出的状态（例如，逻辑值、高/低电压等等）。控制部件610可以控制来自泄漏反相器720的输出的定时（例如，与其它输出同步、基于使能来触发等等）。
要明白，至少一个泄漏反相器和控制部件可以单独地实施或者与其它控制部件和泄漏反相器组合地实施。图8是根据本发明的一个实施例的示例性泄漏反相器和控制环配置800的方框图。控制环配置800包括控制部件（例如，811、812和813）和泄漏反相器（例如，821和822）。控制部件811、812和813可以用来实施各种不同类型的控制（例如，状态确定、定时等等）。要明白，控制部件811、812和813可以接收指导该控制的输入（例如，使能、触发等等）。在一个实施例中，控制部件811接收控制输入809。在一个示例性实施方式中，控制部件811和812包括逻辑门（例如，类似310、330、510、530等等）并且控制部件813包括开/关驱动反相器（例如，类似于350、550等等）。
要明白，可以存在其延迟主要由泄漏电流驱动的各种泄漏反相级。在一个实施例中，泄漏反相级可以是不必为反相器的泄漏缺乏级（starvingstage）。在一个实施例中，代替仅门控这些级之一，可以基本上门控它们二者。在一个示例性实施方式中，N和P二者将用泄漏器件进行门控。实际上可能很少推广为泄漏电流缺乏反相器。可能存在为关的传送门和驱动反相器，比如实质上为关的三态反相器。
要明白，本系统和方法可以实施在各种情况或环境中以促进各种分析。在一个实施例中，测量信号跃迁延迟。该跃迁延迟可以对应于从反相跃迁发起到反相跃迁完成的延迟。跃迁延迟可以是不对称的，并且完成上拉或上升跃迁的时间量可以不同于完成下拉或下降跃迁的时间量（例如，快上升跃迁比对（VS）慢下降跃迁，反之亦然，等等）。测量可以与隔离的或特定的跃迁方向关联（例如，与慢下降跃迁关联的延迟测量不同于与快上升跃迁关联的延迟，反之亦然，等等）。延迟可以通过各种操作来引入（例如，与规则上拉操作关联比对与等待下拉操作上的泄漏条件关联的延迟，与预充电操作比对读取操作关联的延迟等等）。延迟测量的指示可以用于各种不同的分析（例如，分析制造过程合规性和缺陷、泄漏电流功耗等等）。分析过程可以包括基于与跃迁关联的延迟时间量来分析制造过程和操作参数。在一个实施例中，分析过程可以包括确定在包括一个或多个泄漏环形振荡器的芯片的操作期间该一个或多个泄漏环形振荡器的（一个或多个）位置处的温度。在一个实施例中，泄漏环形振荡器定位成紧邻标准环形振荡器，并且分析过程可以用来确定在包括泄漏环形振荡器和标准环形振荡器的芯片的操作期间该泄漏环形振荡器和标准环形振荡器的位置处的温度和电压。在一个实施例中，多对泄漏环形振荡器和标准环形振荡器可以实施在管芯或芯片的多个位置中并且分析过程可以包括确定在管芯或芯片的操作期间那多个位置处的温度和电压。
图9是根据本发明的一个实施例的示例性延迟测量系统900的方框图。延迟测量系统900包括第一跃迁级910、第二跃迁级920和跃迁完成检测部件930。在一个实施例中，第一跃迁级910和第二跃迁级920彼此平行并且与跃迁完成检测部件930一起被包括在环形配置中。第一跃迁级910包括第一待测部件911和驱动反相器912，并且第一跃迁级910是可操作的，以造成至少一个反相跃迁。第二跃迁级920包括第二待测部件921和驱动反相器922，并且第二跃迁级920是可操作的，以造成至少一个反相跃迁。跃迁完成检测部件930耦合到第一待测部件911和第二待测部件921。跃迁完成检测部件930是可操作的，以检测从发起反相跃迁到完成该反相跃迁的延迟时间量的指示。要明白，示例性延迟测量系统900的多个部件可以包括各种不同的配置。在本描述的稍后章节中描述另外不同的示例性延迟测量系统配置和部件。
延迟时间量的指示可以基于跃迁完成检测器件的输出并且可以针对不对称延迟的一个方面（例如，上拉比对下拉、上升跃迁比对下降跃迁等等）。在一个实施例中，跃迁延迟的指示可以隔离与一个方向上的跃迁（例如，上拉、上升等等）关联的延迟和与另一个方向上的跃迁（例如，下拉、下降等等）关联的延迟，或者反之亦然。图10是根据本发明的一个实施例的慢下降跃迁计数的示例性时序图的方框图。计数信号1020的上升沿与跃迁完成检测器件输出信号1010的慢下降跃迁关联。慢下降跃迁的计数可以用来确定慢下降跃迁延迟时间或者完成慢下降跃迁的时间。要明白，与一个跃迁方向关联的跃迁延迟的隔离指示或测量可以用来细化与待测部件关联的特性和特征的检查和分析。在稍后章节中阐述与待测部件关联的特性和特征的检查和分析的另外描述。
要明白，各种不同的部件可以包括在跃迁级和跃迁完成检测部件中。跃迁级910和920可以包括上拉部件和下拉部件。待测部件可以跃迁本身或者影响（例如，延迟、更改等等）来自另一个部件的跃迁。待测部件911和待测部件921可以是反相器。反相器可以是泄漏反相器并且具有主要为泄漏电流的函数的跃迁延迟。跃迁级的输出可以被反相，无论待测部件911和待测部件921它们本身是否使它们相应的输入反相。在一个实施例中，跃迁级可以包括具有主要为驱动电流（例如，饱和电流、导通电流等等）的函数的跃迁延迟的反相器。
图11是根据本发明的一个实施例的示例性延迟测量系统1100的方框图。延迟测量系统1100中的待测部件是泄漏反相器。延迟测量系统1100包括第一跃迁级1110、第二跃迁级1120、跃迁完成检测部件1130和控制部件1150。跃迁级1110包括泄漏反相器1111和驱动反相器1112。跃迁级1120包括泄漏反相器1121和驱动反相器1122。跃迁完成检测部件1130包括C元件1131和驱动反相器1132。
在一个实施例中，泄漏反相器1111和1121被配置成使信号跃迁，其中泄漏电流影响信号的跃迁。在一个示例性实施方式中，泄漏电流特性影响跃迁延迟（例如，从开始跃迁到完成跃迁的延迟等等）。影响可以包括延迟该跃迁。泄漏电流特性可以影响上升或上拉跃迁延迟或者下降或下拉跃迁延迟。
图12是根据一个实施例的示例性MullerC元件1200的方框图。MullerC元件1200包括与非逻辑部件1230和1240、或（OR）逻辑门1210和1220。到或逻辑门1210的输入被反相。MullerC元件1200具有两个输入和一个输出。MullerC元件1200是可操作的，以使得：在两个输入都为逻辑0的情况下输出逻辑0并且继续输出逻辑0直至两个输入为逻辑1；在两个输入都为逻辑1的情况下输出逻辑1并且继续输出逻辑1直至两个输入为逻辑0。在下列情况下输出不改变：两个输入都为逻辑0并且仅一个输入改变为逻辑1；或者两个输入都为逻辑1并且仅一个输入改变为逻辑0。
图13是根据本发明的一个实施例的示例性时序图1300的图。时序图1300对应于延迟测量系统1100的一个示例性实施方式并且图示了在点1171、1172、1173、1174、1175、1177、1178和1179处的相应信号跃迁。
图14是根据本发明的一个实施例的示例性延迟测量系统1400的方框图。当NMOS泄漏反相器为待测部件时，延迟测量系统1400的部件类似于延迟测量系统1100的实施例。延迟测量系统1400包括第一跃迁级1410、第二跃迁级1420、跃迁完成检测部件1430和控制部件1450。跃迁级1410包括泄漏反相器1411和驱动反相器1412。跃迁级1420包括泄漏反相器1421和驱动反相器1422。跃迁完成检测部件1430包括C元件1431和驱动反相器1432。在一个实施例中，泄漏反相器1411和泄漏反相器1421包括与NMOS泄漏反相器1410类似的NMOS泄漏反相器，并且C元件1431包括与C元件1200类似的C元件。
图15是根据本发明的一个实施例的示例性分析系统1500的方框图。分析系统1500包括泄漏反相部件1510和分析部件1520。要明白，泄漏反相部件1510可以包括各种泄漏反相实施方式。泄漏反相部件1510可以包括至少一个泄漏反相器（例如，100、210、220等等）。泄漏反相部件1510可以包括至少一个控制部件（例如，310、510、610、710等等）。也要明白，分析部件1520可以包括各种实施方式。分析部件1520可以包括与泄漏反相部件片上(onchip)的部件、从泄漏反相部件片外(offchip)的部件、片上和片外部件的组合。也要明白，分析部件1520可以执行各种不同的分析。在一个示例性实施方式中，该分析可以包括跃迁延迟、泄漏功耗的确定、制造过程合规性和缺陷等等。
图16是根据本发明的一个实施例的示例性分析系统1600的方框图。分析系统1600包括泄漏反相部件1610和分析部件1620。泄漏反相部件1610包括泄漏振荡环，其包括在环形路径中耦合的与门1611和1613、泄漏反相器1612和1614、以及开/关驱动反相器1615。输出1604从泄漏反相部件1610转送到分析部件1620。分析部件1620包括计数器1621和处理部件1622。
图17是根据本发明的一个实施例的示例性分析系统1700的方框图。分析系统1700包括延迟测量部件或系统1710和分析部件1720。延迟测量系统1710包括第一跃迁级1713、第二跃迁级1714、跃迁完成检测部件1715和控制部件1711。第一跃迁级1731包括第一待测部件1713和驱动反相器1732。第二跃迁级1714包括第二待测部件1741和驱动反相器1742。跃迁完成检测部件1715包括C元件1751和驱动反相器1752。延迟测量系统1710的部件与延迟测量系统900的部件类似。分析部件1720基于来自延迟测量系统1710的输出1704来执行分析。在一个实施例中，分析部件1720执行与方框1820的分析过程类似的分析过程。
在一个实施例中，虽然测量泄漏电流的指示，但是分析针对除泄漏电流之外的其它方面。在一个示例性实施方式中，分析涉及相关但不同的特性。关注或检查可以针对器件的静态功耗是什么。要明白，存在能够在检查频率中的延迟时完成的大量分析。在一个实施例中，部件配置和操作在spice中仿真并且然后与用本系统测量的结果比较。如果物理实施方式比仿真版本更快地运行，则存在泄漏高于预期的指示。在一个实施例中，PMOS和NMOS泄漏之间的差别被分析。这类似于不对称的情形。在环形振荡器方面先前极有挑战的一件事情是如何算出多少特性（例如，延迟、功耗等等）与NMOS部件关联或可归因于NMOS部件并且多少与PMOS部件关联或可归因于PMOS部件。
要明白，本系统和方法可以实施在各种情形或环境中。本系统和方法可以促进芯片符合设计规范的确认和制造过程不规则性的检测。本系统和方法可以促进不对称特性的检查和分析。本系统的输出可以包括对计数器可接受的波形。在一个实施例中，存在可以用来驱动计数器的与时钟类似的50％占空比输出，其中频率和占空比二者由慢跃迁确定。在一个实施例中，频率和占空比可以由快跃迁确定。在一个示例性实施方式中，本操作检查方法促进相对小的环形振荡用于实现适当极性的不对称延迟器件。本方法也可以允许测量和分析部件（例如，系统100、300、800、1300等等的部件）被选择性地接通和关断从而促进功耗的进一步节省。本方法促进以更低的面积成本比传统努力实例化更多监控结构。本方法还促进对过程和操作参数的更严密监控。在一个实施例中，本系统和方法可以促进确定在包括一个或多个泄漏环形振荡器的芯片的操作期间一个或多个泄漏环形振荡器的（一个或多个）位置处的温度。在一个实施例中，本系统和方法可以促进确定在包括泄漏环形振荡器和标准环形振荡器的芯片的操作期间泄漏环形振荡器和标准环形振荡器的位置处的温度和电压。在一个实施例中，多对泄漏环形振荡器和标准环形振荡器可以实施在管芯或芯片的多个位置中并且本系统和方法可以促进确定在管芯或芯片的操作期间那多个位置处的温度和电压。
图18是根据本发明的一个实施例的示例性分析方法1800的流程图。
在方框1810中，执行泄漏反相过程。在一个实施例中，泄漏反相过程包括上拉和下拉，其中至少一个跃迁受泄漏特性影响。在一个示例性实施方式中，泄漏反相过程包括逻辑1状态到逻辑0状态之间的跃迁。
在方框1820中，基于泄漏反相过程来执行分析过程。要明白，可以执行各种不同的分析。在一个实施例中，跃迁延迟用于确定频率并且频率可以转换回为泄漏电流确定的指示。在一个示例性实施方式中，泄漏反相器门电容是已知的并且RC（电阻/电容）延迟可以用来确定电流。在一个示例性实施方式中，频率划分或调整可以是环中的反相器数量的函数。在一个实施例中，频率可以用于确定在芯片的操作期间环形振荡器的位置处的温度。在一个实施例中，频率可以用于确定在包括泄漏和标准环形振荡器的芯片的操作期间这两种类型的环形振荡器的位置处的温度和电压。
在一个实施例中，来自包括泄漏反相器的环形振荡器的结果与电路的spice仿真比较。如果实际的物理实施方式更快地运行，则它是泄漏高于预期的指示。在一个实施例中，来自包括泄漏反相器的环形振荡器的结果可以用来确定在包括环形振荡器的芯片的操作期间环形振荡器的位置处的温度。在一个实施例中，包括泄漏反相器的环形振荡器（泄漏环形振荡器）定位成紧邻标准环形振荡器，并且来自泄漏环形振荡器的结果和来自标准环形振荡器的结果可以一起用来确定在包括泄漏环形振荡器和标准环形振荡器的芯片的操作期间泄漏环形振荡器和标准环形振荡器的位置处的温度和电压。在一个实施例中，多对包括泄漏反相器的环形振荡器（泄漏环形振荡器）和标准环形振荡器可以实施在管芯或芯片的多个位置中以确定在管芯或芯片的操作期间那多个位置处的温度和电压。
在一个实施例中，执行仿真，其中在该仿真中待测器件或泄漏反相器用电流源替代并且在该源中提出的电流被扫描经过各个值。在一个示例性实施方式中，这些值被扫描直至频率匹配正在测量的并且可以用作在那些泄漏器件上电流是多少的指示的内容。在一个示例性实施方式中，把硅上泄漏反相器的特性与仿真的理想电流源比较。在一个示例性实施方式中，仿真的电流源的输出比对频率进行制图或绘图并且如果电流为高则频率为高。图形可以用来比较所测量的泄漏反相部件频率与理想的图形仿真。仿真图形可以用来完成频率与电流之间的相关性。
图19是根据本发明的一个实施例的示例性泄漏反相过程1900的流程图。在一个实施例中，泄漏反相过程1900类似于方框1810的泄漏反相过程。
在方框1910中，接收处于第一状态的信号。信号可以是第一逻辑状态信号（例如，信号的特性对应于第一逻辑状态等等）。在一个实施例中，第一逻辑状态信号可以对应于逻辑1。在另一个实施例中，第一逻辑状态信号可以对应于逻辑0。在一个示例性实施方式中，第一逻辑状态信号可以对应于上拉或高电压信号。在另一个示例性实施方式中，第一逻辑状态信号可以对应于下拉或低电压信号。
在方框1920中，改变至少一个部件的特性。在一个实施例中，部件是晶体管并且改变至少一个晶体管的特性。晶体管可以是上拉晶体管或下拉晶体管。改变晶体管的特性可以接通或关断晶体管。在一个实施例中，改变晶体管栅极处的电压值和特性（例如，沟道电阻等等）以接通或关断晶体管。在一个示例性实施方式中，部件中的改变使信号的逻辑值反相。
在方框1930中，输出处于第二状态的信号，其中接收第一逻辑状态信号与输出第二逻辑状态信号之间的延迟受泄漏电流影响。信号可以是第二逻辑状态信号。在一个实施例中，第二逻辑状态是第一逻辑状态的对立面或反相。在一个示例性实施方式中，第一逻辑状态是逻辑1而第二逻辑状态是逻辑0。在另一个示例性实施方式中，第一逻辑状态是逻辑0而第二逻辑状态是逻辑1。在一个实施例中，泄漏电流增加或者使延迟比在泄漏电流不影响跃迁的情况下否则将花的更长。
图20是根据本发明的一个实施例的示例性分析过程2000的流程图。在一个实施例中，分析过程2000类似于方框1820的分析过程。
在方框2010中，接收与泄漏特性关联的指示2010。在一个实施例中，该指示包括其中至少一个跃迁受泄漏特性影响的信号中的跃迁。
在方框2020中，确定跃迁延迟时间，其中所述跃迁延迟时间受泄漏特性影响。
在方框2030中，基于所述跃迁延迟时间来分析器件的特性。要明白，可以分析各种特性。在一个实施例中，来自一个或多个泄漏环形振荡器的（一个或多个）输出可以用来确定在包括该一个或多个泄漏环形振荡器的芯片的操作期间该一个或多个泄漏环形振荡器的（一个或多个）位置处的温度。在一个实施例中，泄漏环形振荡器定位成紧邻标准环形振荡器，并且来自泄漏环形振荡器的输出和来自标准环形振荡器的输出可以一起用来确定在包括泄漏环形振荡器和标准环形振荡器的芯片的操作期间泄漏环形振荡器和标准环形振荡器的位置处的温度和电压。在一个实施例中，多对泄漏环形振荡器和标准环形振荡器可以实施在管芯或芯片的多个位置中以确定在管芯或芯片的操作期间那多个位置处的温度和电压。
图21是根据本发明的各种实施例的用于确定管芯或半导体器件的位置处的温度和电压的方法2100的流程图。尽管在图21中公开了具体操作，但是这样的操作是示例。方法2100可以不包括图21所图示的所有操作。此外，方法2100可以包括各种其它操作和/或所示操作的变化。同样，可以修改流程图2100的操作顺序。要明白，流程图2100中的并非所有操作可以被执行。在各个实施例中，方法2100的一个或多个操作可以由软件、由固件、由硬件或者由它们的任何组合执行，但是不限于此。方法2100可以包括能够在计算机或计算器件可读且可执行指令（或代码）的控制下由（一个或多个）处理器和电学部件执行的本发明的实施例的过程。计算机或计算器件可读且可执行指令（或代码）可以例如驻留在数据存储特征比如计算机或计算器件可用易失性存储器、计算机或计算器件可用非易失性存储器和/或计算机或计算器件可用大容量数据存储中。然而，计算机或计算器件可读且可执行指令（或代码）可以驻留在任何类型的计算机或计算器件可读介质或存储器中。
在一个实施例中，方法2100可以用来在芯片运行时确定管芯或半导体器件上的每个传感器位置处的准确温度和电压。因此，在几乎任何工作负荷下，可以创建管芯的时变热和电压下降热图。因此，这个信息可以用来观测热点迁移以及管芯上的静态电压下降。另外，注意这种信息可以用于众多应用比如（但不限于）：高效热解决方案的实施，准确PVT（过程、电压和温度）评价、器件可靠性研究等等。要指出，方法2100（在一个实施例中）不受电压噪声影响并且实际计算或确定每个传感器位置处的电压。根据各个实施例，方法2100可以实施为如这里描述的分析部件（例如，1520、1620和/或1720）的一部分，但是不限于此。
在方法2100中，两种类型的传感器可以被建模为作为独立变量的温度和电压的函数。在一个实施例中，这些函数用来使用对应传感器（例如，环形振荡器）的频率值来计算温度（和电压）。使用这一技术，可以基于从两个传感器接收的数据来确定节点温度和电压。以这种方式，方法2100可以用来在芯片运行时确定管芯或半导体器件上的每个传感器位置处的准确温度和电压。
在图21的操作2102处，两种类型的传感器可以被建模为作为独立变量的温度和电压的函数。在一个实施例中，该建模可以涉及在管芯或芯片操作时在一系列稳定的温度和电压条件下表征每个传感器。要指出，操作2102可以以各种各样的方式实施。
例如在一个实施例中，在操作2102处两种类型的传感器可以被放置成彼此紧邻作为管芯或半导体器件（例如，图形处理器单元（GPU）、中央处理器单元（CPU）、处理器、微处理器等等）的一部分。在一个实施例中，注意两个传感器不需要彼此恰好邻近而紧邻。在一个实施例中，在操作2102处一个传感器可以被实施为对温度敏感的环形振荡器，而其它传感器可以被实施为对电压敏感的环形振荡器。例如在一个实施例中，温度敏感的环形振荡器可以用由专门的电流缺乏反相器构成的泄漏环形振荡器（例如，100、300或500）来实施，而电压敏感的环形振荡器（例如，图24的2400）可以用由最小尺寸的反相器构成的环形振荡器来实施，但是不限于此。在一个实施例中，要指出，电压敏感的环形振荡器可以用具有奇数个反相器的一般（或标准或正常或非泄漏）环形振荡器来实施。注意在一个实施例中，两个环形振荡器均可以对温度以及电压敏感，但是它们对温度和电压的相对敏感性在本质上是正交的。例如在一个实施例中，泄漏环形振荡器可以对温度很敏感且对电压不大敏感，而其它环形振荡器可以对电压很敏感且对温度不大敏感。
要注意，在一个实施例中，在图21的操作2102处，在两个环形振荡器之间的温度敏感性和电压敏感性的差别越大过程2100可以用更少次数的迭代来产生更准确的结果。要指出，在一个实施例中，温度敏感传感器和电压敏感传感器可以分别被实施为泄漏环形振荡器和标准环形振荡器。照此，当存在两个环形振荡器的电压改变时，标准环形振荡器的频率将比泄漏环形振荡器的频率展现更急剧的改变。此外，当存在两个环形振荡器的温度改变时，泄漏环形振荡器的频率将比标准环形振荡器的频率展现更急剧的改变。
在一个实施例中在操作2102处，可以在一系列稳定的温度和电压条件下执行泄漏环形振荡器（例如，100、300或500）和标准环形振荡器（例如，2400）的表征。例如在一个实施例中，作为表征的一部分，芯片或管芯被设置为已知的温度（例如，25℃）并且电压被设置为已知的值（例如，0.9V）。然后在这些条件下确定泄漏环形振荡器和标准环形振荡器二者的计数（或频率）。一旦测量每个的计数，存储器就可以与已知的温度、电压和对应的环形振荡器关联地存储该数据。此后，芯片或管芯的电压可以被设置为另一个已知的值（例如，1.0V）同时保持设置在先前值（例如，25℃）的温度。然后在这些改变的条件下确定泄漏环形振荡器和标准环形振荡器二者的计数（或频率）。一旦测量每个的计数，存储器就可以与已知的温度、电压和对应的环形振荡器关联地存储该数据。这个过程可以针对不同的电压值进行重复。一旦在建立的（或已知的）温度下完成所有的期望电压值，然后就可以把温度改变为不同值（例如，35℃）。一旦建立新的温度值，就可以设置所有的期望电压值，然后在这些条件下确定泄漏环形振荡器和标准环形振荡器二者的计数（或频率）。存储器可以与特定环形振荡器关联地存储所有这些条件和计数。注意，在一个实施例中这个过程可以逐步针对期望的温度值范围（例如，25℃、35℃、45℃、55℃、65℃…105℃）且逐步针对期望的电压值范围（例如，0.9V、1.0V…1.2V）来执行。以这种方式，在一个实施例中，在已知的温度和已知的电压下，泄漏环形振荡器的预测计数（或频率）和标准环形振荡器的预测计数（或频率）是已知的。另外，泄漏环形振荡器的计数（或频率）可以与已知的温度和/或已知的电压关联。此外，标准环形振荡器的计数（或频率）可以与已知的温度和/或已知的电压关联。注意，操作2102可以以与这里描述的方式类似的任何方式实施，但是不限于此。
在图21的操作2104处，可以基于从两个传感器接收的数据来确定节点温度和电压。注意，操作2104可以以各种各样的方式实施。例如在一个实施例中，在操作2104处可以利用交叉耦合的模型，其使用从两个传感器接收的数据并且迭代地收敛到实际的节点温度和电压。在一个实施例中，在操作2104处，可以执行二元方程（每个代表传感器）的迭代求解以导出或确定节点温度和电压。
要注意，在一个实施例中，在操作2104处，片上实施的全局触发机构可以用来在功能测试期间大约或基本同时（或同时）触发所有传感器（例如，两个环形振荡器）。在一个实施例中，所有传感器（例如，两个环形振荡器）可以被配置成在被触发时运行达精确相同的持续时间（或基本类似的持续时间）。注意，在一个实施例中半导体芯片正在运行功能测试时，在操作2104处读出环形振荡器的每个计数并且将其转化成频率值。在一个实施例中，可以实施如下电路：通过大约或基本同时（或同时）开始和停止所有的传感器，横跨整个芯片执行测量。
例如，图22是根据本发明的一个实施例的迭代求解二元方程（每个代表传感器）以导出节点温度和电压的方框图2200。组合地描述图21和22以便提供对操作2104的更好理解。注意在图22内，正常环形振荡器（RO）函数或模型2202和泄漏环形振荡器（RO）函数或模型2204可以以各种各样的方式实施。例如在一个实施例中，泄漏环形振荡器（RO）函数或模型2204可以由以下方程L代表：
LRO=fL(T,v)=a0+a1T+a2v+a3Tv+a4T2+a5v2+a6T2v+a7Tv2
并且正常（或标准）环形振荡器（RO）函数或模型2202可以由以下方程SRO代表：
SRO=fN(V,t)=a0+a1t+a2V+a3tV+a4t2+a5V2+a6t2V+a7tV2
在另一个实施例中，泄漏环形振荡器（RO）函数或模型2204可以由以下方程L代表：
LRO=fL(T,v)=A0T+A1v+A2T2+A3v2+A4Tv...
并且正常（或标准）环形振荡器（RO）函数或模型2202可以由以下方程SRO代表：
SRO=fN(V,t)=A0t+A1V+A2t2+A3V2+A4tV...
要指出，各种各样的函数或公式或方程可以用来建模正常环形振荡器（RO）函数或模型2202和泄漏环形振荡器（RO）函数或模型2204。例如，在一个实施例中，可以利用对所收集的数据进行最佳建模的任何东西（例如，以最小误差最佳拟合该模型的任何表面函数）。在一个实施例中，回归分析可以用于正常环形振荡器（RO）函数或模型2202和泄漏环形振荡器（RO）函数或模型2204。
在一个实施例中，在操作2104处，可以假设所有节点处于室温（例如，初始条件T＝25℃）并且这个值2210可以输入到正常环形振荡器（RO）函数或模型2202中。照此，在操作2104处，标准环形振荡器模型2202可以把测量的频率和温度转换成电压2206。在一个实施例中，在操作2104处，计算的电压2206形成到泄漏环形振荡器（RO）模型2204的输入，所述泄漏环形振荡器（RO）模型2204把测量的频率和电压转换成温度2208。在一个实施例中，在操作2104处可以重复这个过程直至计算或确定的温度2208和电压2206收敛到静态值（例如，迭代之间的0增量），但是不限于此。在另一个实施例中，在操作2104处可以重复这个过程达有限的迭代次数以计算或确定温度2208和电压2206，但是不限于此。在一个实施例中，注意确定的温度2208和电压2206具有它们自己的重要性，因为在一些应用中人们将考察静态电压下降以及温度。另外，就温度而言，应用是什么为管芯或芯片上的最热点，因为由于它们的小尺寸而可能在管芯或芯片上定位如此多的这些（例如，一对标准环形振荡器和泄漏环形振荡器）。
在一个实施例中，操作2104可以实施为管芯或芯片或半导体器件的系统测试，但是不限于此。例如在一个实施例中，系统测试可以包括：在操作2104处在管芯或芯片或半导体器件上运行任何应用（例如，游戏、程序等等）；然后在管芯或芯片或半导体器件中确定最热点或区域。另外，这一确定的信息可以用来实现或触发用于管芯或芯片或半导体器件的一个或多个冷却解决方案。以这种方式，操作2104实现了在芯片（或管芯或半导体器件）正在进行任何功能时准确地预测或确定芯片（或管芯或半导体器件）中的任何位置处的温度。操作2104可以以与这里描述的方式类似的任何方式实施，但是不限于此。
在一个实施例中，注意图21的方法2100可以被实施为与包括温度敏感传感器和电压敏感传感器的任何数量的传感器对一起操作。在一个实施例中，要指出，当温度敏感传感器和电压敏感传感器分别被实施为泄漏环形振荡器和标准环形振荡器时，它们具有在尺寸上小的好处从而使得它们能够实施在芯片、管芯或半导体器件的多个位置中。在一个实施例中，注意由于泄漏环形振荡器和计数器（在数字测量频率中涉及）与标准环形振荡器和计数器（在数字测量频率中涉及）组合的总面积是热二极管电路的大小的几分之一，因此它可以廉价地横跨管芯或芯片分布。注意，对芯片电路行为的更好理解和横跨管芯或芯片的更准确感测能力可以实现更便宜且更高效的热解决方案连同创建管芯或芯片的时变热（time-varyingthermal）和电压下降(voltage-droop)热图。
图23是根据本发明的各种实施例的用于针对管芯内过程变化（PV）进行校准的方法2300的流程图。尽管在图23中公开了具体操作，但是这样的操作是示例。方法2300可以不把图23所图示的所有操作都包括在内。此外，方法2300可以包括各种其它操作和/或所示操作的变化。同样，可以修改流程图2300的操作顺序。要明白，可以执行流程图2300中的一部分操作。在各个实施例中，方法2300的一个或多个操作可以由软件、由固件、由硬件或者由它们的任何组合执行，但是不限于此。方法2300可以包括能够在计算机或计算器件可读且可执行指令（或代码）的控制下由（一个或多个）处理器和电学部件执行的本发明的实施例的过程。计算机或计算器件可读且可执行指令（或代码）可以例如驻留在数据存储特征比如计算机或计算器件可用易失性存储器、计算机或计算器件可用非易失性存储器和/或计算机或计算器件可用大容量数据存储中。然而，计算机或计算器件可读且可执行指令（或代码）可以驻留在任何类型的计算机或计算器件可读介质或存储器中。
在操作2302处，可以在两个不同电压和温度（v，t）点下测量待测部件（CUT）环形振荡器（RO）值。要指出，操作2302可以以各种各样的方式实施。例如在一个实施例中，在操作2302处测量的CUTRO值可以是在定义的时间周期或持续时间后由CUTRO输出的计数。在操作2302处，在第一温度（t1）和第一电压（v1）下CUTRO的第一测量值（或计数）可以由CUT1代表，而在第二温度（t2）和第二电压（v2）下CUTRO的第二测量值（或计数）可以由CUT2代表。另外，在操作2302处，在第一温度（t1）和第一电压（v1）下从模型导出的第一参考值（或计数）可以由REF1代表，而在第二温度（t2）和第二电压（v2）下从模型导出的第二参考值（或计数）可以由REF2代表。注意，操作2302可以以与这里描述的方式类似的任何方式实施，但是不限于此。
在图23的操作2304处，可以计算或确定移位和缩放因子。注意，操作2304可以以各种各样的方式实施。例如在一个实施例中，移位因子（b）和缩放因子（m）可以利用以下方程来计算或确定：
m=(CUT2-CUT1)/(REF2-REF1)b=CUT2-m*REF2
其中CUT1、CUT2、REF1和REF2是上面参照操作2302定义的。注意，操作2304可以以与这里描述的方式类似的任何方式实施，但是不限于此。
在操作2306处，参考模型可以被变换以导出待测部件模型。注意，操作2306可以以各种各样的方式实施。例如在一个实施例中，参考模型（ROREF）可以在操作2306处被变换以通过利用以下方程来导出待测部件模型（ROCUT）：
ROCUT(t,v)=m*ROREF(t,v)+b
其中m和b是上面参照操作2304定义的。注意，操作2306可以以与这里描述的方式类似的任何方式实施，但是不限于此。
图24是根据本发明的一个实施例的示例性标准（或正常）环形振荡器2400的方框图。在一个实施例中，环形振荡器2400可以被称为非泄漏环形振荡器，但是不限于此。环形振荡器2400包括驱动反相器2420、2440和2450以及控制逻辑部件2410和2430。这些部件串联耦合在环形路径中。驱动反相器2420包括NMOS晶体管和PMOS晶体管。
环形振荡器2400的多个部件协同操作以使信号振荡。在一个实施例中，振荡包括信号状态的反相。驱动反相器2420、2440和2450响应于驱动信号而转换至开启和切断状态。控制逻辑部件2410和2430可以控制信号并且把信号驱动至一个值。使能信号2403可以用来“使能”控制逻辑部件2410和2430。虽然环形振荡器2400的本实施例被示出为相同的使能信号2403“使能”逻辑部件2410和2430，但是要明白不同的相应使能信号可以用来“使能”逻辑部件2410和2430中的每一个。驱动反相器2450响应于驱动信号而转换至开启和切断状态。环形振荡器具有转送输出2404的环形路径中的分路2407。输出2404的状态与到反相器2420的输入的状态类似。
图25是根据本发明的一个实施例的示例性泄漏反相器形成过程2500的流程图。
在方框2510中，制造上拉部件。在一个实施例中，上拉部件包括开/关驱动晶体管（on/offdriventransistor）。在一个示例性实施方式中，上拉部件包括MOS晶体管。
在方框2520中，制造下拉部件。在一个实施例中，下拉部件包括开/关驱动晶体管。在一个示例性实施方式中，下拉部件包括MOS晶体管。
在方框2530中，制造影响上拉或下拉跃迁的泄漏部件。在一个实施例中，泄漏部件包括被驱动至关闭状态的泄漏晶体管。在一个示例性实施方式中，泄漏晶体管是在方框2510或2520中制造的上拉或下拉晶体管的几个量级（例如，3倍、10倍、12倍等等）。泄漏反相器可以具有足够大或强的泄漏特性以克服在方框2510或2520中制造的晶体管中的至少一个的泄漏特性。泄漏晶体管可以为多指条（例如，多个泄漏晶体管被短路在一起等等）。在一个示例性实施方式中，泄漏部件包括每个1/2微米的10指条。泄漏晶体管可以足够大以使扩散电容放电而不给方框2510或2520的驱动开的上拉或下拉部件提供过功率（overpowering）。
图26是根据本发明的一个实施例的示例性延迟测量系统2600的方框图。延迟测量系统2600包括存储器单元作为待测器件。延迟测量系统2600包括第一跃迁级2610、第二跃迁级2620、跃迁完成检测部件2630和控制部件2650。跃迁级2610包括具有接收器的虚拟随机存取存储器（RAM）列（测试中部件2611）和驱动反相器2612。跃迁级2620包括具有接收器的虚拟RAM列（测试中部件2621）和驱动反相器2622。跃迁完成检测部件2630包括C元件2631和驱动反相器2632。
具有接收器的虚拟RAM列测试中部件2611和2612不使输出本身反相而是在来自跃迁级的输出处给相应的反相跃迁引入延迟。在一个示例性实施方式中，驱动反相器2612和2622使信号反相并且具有接收器的虚拟RAM列测试中部件2611和2612给在跃迁级2610和2620的输出处的信号跃迁相对于在跃迁级2610和2620的输入处的信号状态造成延迟。要明白，由具有接收器的虚拟RAM列引入的延迟可以对应于存储器操作的相位。在一个实施例中，由具有接收器的虚拟RAM列引入的延迟对应于位线预充电相位和读相位。在一个示例性实施方式中，由具有接收器的虚拟RAM列的不同相位引入的延迟相对于彼此是不对称的。预充电相位可以长或慢的延迟而读相位可以引入短或快的相位，反之亦然。
图27是根据本发明的一个实施例的示例性延迟测量方法2700的方框图。
在方框2710中，执行第一反相跃迁。第一反相跃迁可以包括逻辑状态反相（例如，上拉、下拉等等）。
在方框2720中，执行第二反相跃迁。在一个实施例中，第一反相跃迁和第二反相跃迁具有不对称的延迟特性。在一个示例性实施方式中，第一反相跃迁与相对慢的第二反相跃迁相比是相对快的。
在方框2730中，执行与第二反相跃迁关联的跃迁完成测量过程。在一个实施例中，跃迁完成测量过程测量从发起第二反相跃迁到完成第二反相跃迁的延迟时间量的指示。在一个示例性实施方式中，跃迁完成测量过程也可以测量从发起第二反相跃迁到完成第二反相跃迁的延迟时间量的指示。延迟时间量的指示可以是基于跃迁完成测量过程的输出的计数。
图28是根据本发明的一个实施例的示例性跃迁完成检测过程2800的方框图。
在方框2810中，检查两个输入的逻辑值。
在方框2820中，如果两个输入都为逻辑0则输出逻辑0并且继续输出逻辑0直至两个输入为逻辑1。
在方框2830中，如果两个输入都为逻辑1则输出逻辑1并且继续输出逻辑1直至两个输入为逻辑0。在完成检测过程2800的一个实施例中，如果一个输入是逻辑1而另一个输入是逻辑0，则输出不改变逻辑状态。
图29是根据本发明的一个实施例的示例性分析方法2900的方框图。
在方框2910中，执行反相过程。在一个实施例中，反相过程包括上拉和下拉。反相过程可以包括逻辑1状态与逻辑0状态之间的跃迁。反相过程可以包括在反相跃迁的输出中引入延迟。该延迟可以关于跃迁方向是不对称的（例如，快上升跃迁比对慢下降跃迁、慢上拉跃迁比对快下拉跃迁，反之亦然，等等）。
在方框2920中，基于与反相过程关联的延迟来执行分析过程。要明白，可以执行各种不同的分析。接收与时间延迟关联的指示并且确定跃迁延迟时间。在一个示例性实施方式中，跃迁延迟与不对称跃迁的一个方面（例如，上升比对下降、上拉比对下拉等等）关联。在一个实施例中，可以基于跃迁延迟时间来分析器件的特性。要明白，可以分析各种特性（例如，制造过程合规性和缺陷、泄漏电流功耗等等）。器件分析过程可以包括基于延迟时间量来分析制造过程和操作参数。
注意，随着泄漏和有功功率密度增加，高功率密度和日益复杂的冷却解决方案已成为尖端图形处理器单元（GPU）的主要产物。在各种操作模式期间对管芯上温度和跨芯片温度变化的更好理解因此变得越来越重要。不幸的是，使用热二极管的公共管芯上温度传感器过大并且一般放置在芯片的最热最密堆积部分之外。热解决团队因此必须依赖裸露硅（没有热沉）的IR光谱法或者对热分析的仿真，它们二者都是不准确的。增加的功率密度以及为顾及热点不确定性的保守裕度导致对总功耗以及板成本作出大量贡献的冷却解决方案。
在一个实施例中，可以实施展现极其温度敏感性的泄漏敏感环形振荡器（例如，100、300或500）并且该泄漏敏感环形振荡器可以实施在热二极管和对应电路的1/100的面积中。在一个实施例中，泄漏环形振荡器（例如，100、300或500）可以由如这里描述的歪斜泄漏电流受限反相器和C元件环形振荡器设计组成，但是不限于此。在一个实施例中，下拉电流或延迟可以受NLEAK反相器中的关NMOS器件的泄漏电流限制，或者上拉电流或延迟可以受PLEAK反相器中的关PMOS器件的泄漏电流限制。注意在一个实施例中，泄漏电流受限延迟如此大使其支配环形振荡器频率，其可以用计数器进行数字测量。由于泄漏电流具有对温度的很强依赖性并且对电压相对不敏感，因此这种类型的泄漏环形振荡器可以根据各个实施例用作优良的温度传感器。
在一个实施例中，由于在数字测量频率中涉及的计数器和泄漏环形振荡器的总面积为热二极管电路的大小的1/100，因此它可以廉价地横跨芯片分布。注意，对芯片电路行为的更好理解和横跨芯片的更准确感测能力可以实现更便宜且更高效的热解决方案。另外，这可以直接转化成每瓦更高的性能和更低的板成本。
本系统和方法可以促进泄漏特性的检查和分析。在一个实施例中，泄漏电流受限延迟如此大使其支配环形振荡器频率，其可以用计数器进行数字测量。在一个实施例中，存在可以用来驱动计数器的与时钟类似的50％占空比输出，其中频率和占空比二者由慢跃迁确定。在一个示例性实施方式中，本操作检查方法促进相对小的环形振荡用于实现适当极性的不对称延迟器件。本方法也可以允许检查部件被选择性地接通和关断从而促进功耗的进一步节省。本方法促进以更低的面积成本比传统努力实例化更多监控结构。本方法还促进对过程和操作参数的更严密监控。本泄漏反相系统和方法可以促进芯片符合设计规范的确认和制造过程不规则性的检测。在一个实施例中，来自一个或多个泄漏环形振荡器的（一个或多个）输出可以用来确定在芯片的操作期间一个或多个泄漏环形振荡器的（一个或多个）位置处的温度。在一个实施例中，泄漏环形振荡器定位成紧邻标准环形振荡器，并且来自泄漏环形振荡器的输出和来自标准环形振荡器的输出可以一起用来确定在芯片的操作期间泄漏环形振荡器和标准环形振荡器的位置处的温度和电压。
详细描述的部分是就方法而言给出和讨论的。尽管步骤及其排序按照这里描述该方法的操作的图进行公开，但是这种步骤和排序是示例性的。实施例很好地适合于执行各种其它步骤或者以这里图的流程图叙述的步骤的变化，并且以除了这里描绘和描述的顺序之外的顺序执行。
详细描述的一些部分是就规程、步骤、逻辑方框、处理和可以在计算机存储器内执行的对数据位的操作的其它符号表示而言给出的。这些描述和表示是数据处理领域的技术人员用来向本领域的其它技术人员最有效地传达他们工作实质的手段。规程、计算机执行的步骤、逻辑方框、过程等等在这里且一般被设想为是导致期望结果的自洽步骤或指令序列。这些步骤包括物理量的物理操纵。通常，尽管不是必要的，这些量采取能够在计算机系统中存储、转移、组合、比较和以其它方式操纵的电、磁、光或量子信号的形式。主要出于惯用法的原始，把这些信号称为位、值、元素、符号、字符、项、数字等等已证明有时是方便的。
然而应当牢记，所有这些和类似的术语要与适当的物理量关联并且仅仅是应用于这些量的方便标记。除非另外具体指出，如根据以下讨论显现的，要明白利用术语比如“处理”、“计算”、“核算”、“确定”、“显示”、“访问”、“写”、“包括”、“存储”、“发送”、“遍历”、“关联”、“识别”等等的讨论自始至终指代计算机系统或类似电子计算器件的动作和过程，所述计算机系统或类似电子计算器件把在计算机系统的寄存器和存储器内表示为物理（电子）量的数据操纵和变换成在计算机系统存储器或寄存器或者其它这种信息存储、发送或显示器件内类似地表示为物理量的其它数据。
一些实施例可以在由一个或多个计算机或其它器件执行的计算机可执行指令比如程序模块的一般背景下描述。一般而言，程序模块包括执行特定任务或实施特定抽象数据类型的例程、程序、对象、部件、数据结构等等。通常，程序模块的功能可以如在各个实施例中期望的那样进行组合或分布。
为了说明和描述的目的，已给出根据本发明的各个具体实施例的前面描述。它们不旨在是穷举的或者把本发明限制于所公开的精确形式，并且鉴于上面的教导，许多修改和变化是可能的。本发明要根据权利要求书及其等同物进行解释。

Claims (20)

1.一种用于确定片上电压和温度的方法，其特征在于，所述方法包括：
对作为半导体器件的一部分的两种类型的传感器进行建模和校准；以及
基于从所述两种类型的传感器接收的数据，确定温度和电压，
其中，所述两种类型的传感器中的第一传感器为对温度敏感的环形振荡器，所述两种类型的传感器中的第二传感器为对电压敏感的环形振荡器，
所述建模包括在管芯或芯片操作时在一系列稳定的温度和电压条件下表征所述第一传感器和所述第二传感器，所述确定包括执行代表所述第一传感器和所述第二传感器的模型的迭代求解以导出温度和电压。
2.权利要求1的方法，其中所述第一传感器包括泄漏环形振荡器。
3.权利要求2的方法，其中所述第二传感器包括非泄漏环形振荡器。
4.权利要求2的方法，其中所述泄漏环形振荡器包括泄漏反相器。
5.权利要求4的方法，其中所述泄漏反相器包括上拉部件、泄漏部件和下拉部件。
6.权利要求1的方法，其中所述确定包括利用回归分析。
7.权利要求1的方法，其中所述确定包括利用代表所述第一传感器的第一模型和代表所述第二传感器的第二模型。
8.一种用于确定片上电压和温度的系统，其特征在于，所述系统包括：
第一传感器；
第二传感器；
耦合成从所述第一传感器和第二传感器二者接收输出的分析部件，所述分析部件用于执行一种方法，所述方法包括：
对作为半导体器件的一部分的所述第一传感器和第二传感器进行建模和校准；以及
基于从所述第一传感器和第二传感器接收的数据，确定温度和电压，
其中，所述第一传感器为对温度敏感的环形振荡器，所述第二传感器为对电压敏感的环形振荡器，
所述建模包括在管芯或芯片操作时在一系列稳定的温度和电压条件下表征所述第一传感器和所述第二传感器，所述确定包括执行代表所述第一传感器和所述第二传感器的模型的迭代求解以导出温度和电压。
9.权利要求8的系统，其中所述第一传感器包括泄漏环形振荡器。
10.权利要求9的系统，其中所述第二传感器包括非泄漏环形振荡器。
11.权利要求9的系统，其中所述泄漏环形振荡器包括泄漏反相器。
12.权利要求11的系统，其中所述泄漏反相器包括上拉部件、泄漏部件和下拉部件。
13.权利要求8的系统，其中所述确定包括利用回归分析。
14.权利要求8的系统，其中所述确定包括利用代表所述第一传感器的第一模型和代表所述第二传感器的第二模型。
15.权利要求8的系统，其中所述分析部件包括计数器和与所述计数器耦合的处理部件。
16.一种用于确定片上电压和温度的方法，其特征在于，所述方法包括：
对作为半导体器件的一部分的电压敏感传感器和温度敏感传感器进行建模和校准，所述电压敏感传感器和所述温度敏感传感器处于紧邻；以及
基于从所述电压敏感传感器和所述温度敏感传感器接收的数据，确定温度和电压，
其中，所述温度敏感传感器为对温度敏感的环形振荡器，所述电压敏感传感器为对电压敏感的环形振荡器，
所述建模包括在管芯或芯片操作时在一系列稳定的温度和电压条件下表征所述温度敏感传感器和所述电压敏感传感器，所述确定包括执行代表所述温度敏感传感器和所述电压敏感传感器的模型的迭代求解以导出温度和电压。
17.权利要求16的方法，其中所述温度敏感传感器包括泄漏环形振荡器。
18.权利要求17的方法，其中所述电压敏感传感器包括非泄漏环形振荡器。
19.权利要求17的方法，其中所述泄漏环形振荡器包括泄漏反相器。
20.权利要求19的方法，其中所述泄漏反相器包括串联耦合的上拉晶体管、泄漏晶体管和下拉晶体管。
CN201210431977.XA 2011-11-01 2012-11-01 确定片上电压和温度 Active CN103091619B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161554490P 2011-11-01 2011-11-01
US61/554,490 2011-11-01
US13/358,387 US9448125B2 (en) 2011-11-01 2012-01-25 Determining on-chip voltage and temperature
US13/358,387 2012-01-25

Publications (2)

Publication Number Publication Date
CN103091619A CN103091619A (zh) 2013-05-08
CN103091619B true CN103091619B (zh) 2016-06-08

Family

ID=48084632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210431977.XA Active CN103091619B (zh) 2011-11-01 2012-11-01 确定片上电压和温度

Country Status (4)

Country Link
US (1) US9448125B2 (zh)
CN (1) CN103091619B (zh)
DE (1) DE102012219971B4 (zh)
TW (1) TWI527193B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
CN103650345A (zh) 2011-07-22 2014-03-19 辉达公司 部件分析系统及方法
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations
CN103983809A (zh) 2013-02-08 2014-08-13 辉达公司 Pcb板及其在线测试结构以及该在线测试结构的制造方法
US9100002B2 (en) * 2013-09-12 2015-08-04 Micron Technology, Inc. Apparatus and methods for leakage current reduction in integrated circuits
US9442025B2 (en) 2013-10-30 2016-09-13 Apple Inc. System and method for calibrating temperatures sensor for integrated circuits
TWI512422B (zh) * 2014-10-14 2015-12-11 Univ Nat Sun Yat Sen 具製程、電壓、溫度及漏電流補償之輸出緩衝器及其漏電流補償電路
TW201708835A (zh) 2015-08-04 2017-03-01 財團法人工業技術研究院 電子電路監測系統及電子電路監測方法
US9720033B2 (en) * 2015-09-29 2017-08-01 Apple Inc. On-chip parameter measurement
US9825620B2 (en) 2016-01-21 2017-11-21 Apple Inc. Method and apparatus for digital undervoltage detection and control
WO2018100881A1 (ja) * 2016-11-29 2018-06-07 東京エレクトロン株式会社 載置台及び電子デバイス検査装置
US10382014B2 (en) 2016-12-23 2019-08-13 Ati Technologies Ulc Adaptive oscillator for clock generation
TWM542163U (zh) * 2017-01-16 2017-05-21 Evga Corp 電腦控制晶片之模擬切換裝置
IL306080A (en) 2017-11-15 2023-11-01 Proteantecs Ltd Device margin measurement and integrated circuit failure prediction
EP3714280B1 (en) 2017-11-23 2024-04-17 Proteantecs Ltd. Integrated circuit pad failure detection
US11740281B2 (en) 2018-01-08 2023-08-29 Proteantecs Ltd. Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
TWI813615B (zh) 2018-01-08 2023-09-01 以色列商普騰泰克斯有限公司 積體電路工作負荷、溫度及/或次臨界洩漏感測器
TWI828676B (zh) 2018-04-16 2024-01-11 以色列商普騰泰克斯有限公司 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
US11132485B2 (en) 2018-06-19 2021-09-28 Proteantecs Ltd. Efficient integrated circuit simulation and testing
US10664027B2 (en) 2018-10-09 2020-05-26 Intel Corporation Methods, systems and apparatus for dynamic temperature aware functional safety
KR20220002246A (ko) 2018-12-30 2022-01-06 프로틴텍스 엘티디. 집적 회로 ｉ／ｏ 무결성 및 열화 모니터링
US11929131B2 (en) 2019-12-04 2024-03-12 Proteantecs Ltd. Memory device degradation monitoring
EP4139697A1 (en) 2020-04-20 2023-03-01 Proteantecs Ltd. Die-to-die connectivity monitoring
US11313900B2 (en) 2020-08-24 2022-04-26 Stmicroelectronics International N.V. Methods and devices for measuring leakage current
US11815551B1 (en) 2022-06-07 2023-11-14 Proteantecs Ltd. Die-to-die connectivity monitoring using a clocked receiver
CN116087756B (zh) * 2023-03-06 2023-06-23 瀚博半导体(上海)有限公司 基于数字环形振荡器的芯片电压检测方法和装置
TWI823812B (zh) * 2023-04-25 2023-11-21 慧榮科技股份有限公司 介面電路、記憶體控制器與校正方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6401018B1 (en) * 1999-12-24 2002-06-04 Denso Corporation Sensor device having malfunction detector
DE102004001668A1 (de) * 2004-01-12 2005-08-11 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Bestimmen und Auswerten der Betriebstemperatur einer Verstärkerschaltung
CN101144741A (zh) * 2006-09-15 2008-03-19 三菱电机株式会社 温度检测装置

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0334983A1 (de) 1988-03-31 1989-10-04 Deutsche ITT Industries GmbH Integrierte CMOS/NMOS-Schaltung
US5553276A (en) 1993-06-30 1996-09-03 International Business Machines Corporation Self-time processor with dynamic clock generator having plurality of tracking elements for outputting sequencing signals to functional units
JPH08294229A (ja) 1995-04-20 1996-11-05 Nec Corp 半導体集積回路装置
JP3708168B2 (ja) 1995-06-13 2005-10-19 富士通株式会社 遅延装置
JP3102398B2 (ja) 1997-12-17 2000-10-23 日本電気株式会社 タイミング信号生成回路
KR20000065711A (ko) 1999-04-08 2000-11-15 윤종용 펄스발생기를 채용한 내부클럭신호 발생회로
KR20010035660A (ko) 1999-10-01 2001-05-07 김영환 배선연결부에 의한 지연시간 측정방법
WO2001089088A1 (en) 2000-05-11 2001-11-22 Multigig Limited Electronic pulse generator and oscillator
US6535013B2 (en) 2000-12-28 2003-03-18 Intel Corporation Parameter variation probing technique
US6535071B2 (en) 2001-05-17 2003-03-18 Micron Technology, Inc. CMOS voltage controlled phase shift oscillator
US6724225B2 (en) 2001-06-07 2004-04-20 Ibm Corporation Logic circuit for true and complement signal generator
DE10131675B4 (de) 2001-06-29 2005-04-07 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers
US6853259B2 (en) * 2001-08-15 2005-02-08 Gallitzin Allegheny Llc Ring oscillator dynamic adjustments for auto calibration
JP2003168959A (ja) 2001-11-30 2003-06-13 Sharp Corp 発振回路、昇圧回路、不揮発性記憶装置、および半導体装置
US6882172B1 (en) 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator
US6854100B1 (en) 2002-08-27 2005-02-08 Taiwan Semiconductor Manufacturing Company Methodology to characterize metal sheet resistance of copper damascene process
US6801096B1 (en) 2003-01-22 2004-10-05 Advanced Micro Devices, Inc. Ring oscillator with embedded scatterometry grate array
DE10303673A1 (de) * 2003-01-24 2004-08-12 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Asynchrone Hüllschaltung für eine global asynchrone, lokal synchrone (GALS) Schaltung
TWI234834B (en) 2003-03-31 2005-06-21 Macronix Int Co Ltd Inkless wafer test method
US7064620B1 (en) 2003-05-09 2006-06-20 Altera Corporation Sequential VCO phase output enabling circuit
US20050007154A1 (en) 2003-07-07 2005-01-13 Patella Benjamin J. System and method for evaluating the speed of a circuit
US7069525B2 (en) 2003-07-18 2006-06-27 International Business Machines Corporation Method and apparatus for determining characteristics of MOS devices
JP4683833B2 (ja) 2003-10-31 2011-05-18 株式会社半導体エネルギー研究所 機能回路及びその設計方法
KR100549621B1 (ko) 2003-11-25 2006-02-03 주식회사 하이닉스반도체 셀프 리프래쉬용 오실레이터
US7282975B2 (en) 2003-12-31 2007-10-16 Intel Corporation Apparatus and method to control self-timed and synchronous systems
US7151417B1 (en) 2004-06-16 2006-12-19 Transmeta Corporation System and method for characterizing a potential distribution
US7098691B2 (en) 2004-07-27 2006-08-29 Easic Corporation Structured integrated circuit device
US7085658B2 (en) 2004-10-20 2006-08-01 International Business Machines Corporation Method and apparatus for rapid inline measurement of parameter spreads and defects in integrated circuit chips
US20060178857A1 (en) 2005-02-10 2006-08-10 Barajas Leandro G Quasi-redundant smart sensing topology
KR100657171B1 (ko) 2005-04-29 2006-12-20 삼성전자주식회사 리프레쉬 제어회로 및 리프레쉬 제어방법
US7365611B2 (en) 2005-06-01 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Element substrate, test method for element substrate, and manufacturing method for semiconductor device
US7489204B2 (en) 2005-06-30 2009-02-10 International Business Machines Corporation Method and structure for chip-level testing of wire delay independent of silicon delay
US7550998B2 (en) 2005-10-26 2009-06-23 Motorola, Inc. Inverter circuit having a feedback switch and methods corresponding thereto
US7592876B2 (en) 2005-12-08 2009-09-22 Intel Corporation Leakage oscillator based aging monitor
US7332937B2 (en) 2005-12-28 2008-02-19 Intel Corporation Dynamic logic with adaptive keeper
US7449966B2 (en) * 2006-05-09 2008-11-11 Intel Corporation Method and an apparatus to sense supply voltage
WO2007141870A1 (ja) * 2006-06-09 2007-12-13 Fujitsu Limited 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置
KR100849208B1 (ko) 2006-10-24 2008-07-31 삼성전자주식회사 링 오실레이터를 구비하는 테스트 회로 및 테스트 방법
US8041518B2 (en) 2007-05-08 2011-10-18 Globalfoundries Inc. Determining die test protocols based on process health
US7795927B2 (en) 2007-08-17 2010-09-14 Raytheon Company Digital circuits with adaptive resistance to single event upset
US7760033B2 (en) 2007-12-31 2010-07-20 Intel Corporation Ring oscillators for NMOS and PMOS source to drain leakage and gate leakage
US7642864B2 (en) 2008-01-29 2010-01-05 International Business Machines Corporation Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect
US8378754B2 (en) 2008-02-21 2013-02-19 Advantest Corporation Ring oscillator
US7908109B2 (en) 2008-07-08 2011-03-15 Advanced Micro Devices, Inc. Identifying manufacturing disturbances using preliminary electrical test data
US7868706B2 (en) 2008-10-23 2011-01-11 Advanced Micro Devices, Inc. Oscillator device and methods thereof
KR101593603B1 (ko) 2009-01-29 2016-02-15 삼성전자주식회사 반도체 장치의 온도 감지 회로
US8247906B2 (en) 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US8330478B2 (en) * 2009-11-03 2012-12-11 Arm Limited Operating parameter monitoring circuit and method
TWI439710B (zh) 2009-11-18 2014-06-01 Univ Nat Sun Yat Sen 內嵌於系統級封裝之被動元件測試裝置
JP5185304B2 (ja) 2010-02-10 2013-04-17 株式会社東芝 半導体集積回路
CN102098028A (zh) 2010-10-14 2011-06-15 中国科学院上海微系统与信息技术研究所 基于混合晶向soi工艺的cmos环形振荡器及制备方法
US9425772B2 (en) 2011-07-27 2016-08-23 Nvidia Corporation Coupling resistance and capacitance analysis systems and methods
CN103650345A (zh) 2011-07-22 2014-03-19 辉达公司 部件分析系统及方法
US20130106524A1 (en) 2011-11-01 2013-05-02 Nvidia Corporation System and method for examining leakage impacts
US8952705B2 (en) 2011-11-01 2015-02-10 Nvidia Corporation System and method for examining asymetric operations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6401018B1 (en) * 1999-12-24 2002-06-04 Denso Corporation Sensor device having malfunction detector
DE102004001668A1 (de) * 2004-01-12 2005-08-11 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Bestimmen und Auswerten der Betriebstemperatur einer Verstärkerschaltung
CN101144741A (zh) * 2006-09-15 2008-03-19 三菱电机株式会社 温度检测装置

Also Published As

Publication number Publication date
DE102012219971B4 (de) 2016-07-14
DE102012219971A1 (de) 2013-05-02
CN103091619A (zh) 2013-05-08
US20130110437A1 (en) 2013-05-02
TW201336047A (zh) 2013-09-01
US9448125B2 (en) 2016-09-20
TWI527193B (zh) 2016-03-21

Similar Documents

Publication Publication Date Title
CN103091619B (zh) 确定片上电压和温度
US8446224B2 (en) Network of tightly coupled performance monitors for determining the maximum frequency of operation of a semiconductor IC
US8255850B2 (en) Fabricating IC with NBTI path delay within timing constraints
US20090031268A1 (en) Methods for characterization of electronic circuits under process variability effects
US20180060472A1 (en) Efficient cell-aware fault modeling by switch-level test generation
US20200209070A1 (en) Temperature sensor
Sengupta et al. Predicting circuit aging using ring oscillators
Shang et al. Wide-range, reference free, on-chip voltage sensor for variable Vdd operations
Karapetyan et al. Integrating aging aware timing analysis into a commercial STA tool
US7659749B2 (en) Pulsed dynamic logic environment metric measurement circuit
US10372852B2 (en) Measurement of Aggressor/Victim capacitive coupling impact on timing
Zhao et al. Soft-spot analysis: targeting compound noise effects in nanometer circuits
Golanbari et al. Post-fabrication calibration of near-threshold circuits for energy efficiency
Pundir et al. Fault tolerant reconfigurable hardware design using BIST on SRAM: A review
Arasu et al. A design-for-reliability approach based on grading library cells for aging effects
Sauer et al. Estimation of component criticality in early design steps
Hartl et al. Architectural vulnerability factor estimation with backwards analysis
US20150073738A1 (en) Determining process variation using device threshold sensitivites
Ribas et al. Contributions to the evaluation of ensembles of combinational logic gates
Patel Test and characterization methodologies for advanced technology nodes
Huard et al. Hot-carrier injection degradation in advanced CMOS nodes: a bottom-up approach to circuit and system reliability
Paul et al. Low-overhead F max calibration at multiple operating points using delay-sensitivity-based path selection
Dabhoiwala Online Nbti Wear-out Estimation
Xu et al. Novel Critical Gate-Based Circuit Path-Level NBTI-Aware Aging Circuit Degradation Prediction
Marotta et al. Characterizing and Modeling Synchronous Clock-Glitch Fault Injection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant