CN101241166A - 测量装置特性变化的可扫描虚拟轨道方法与环形振荡器电路 - Google Patents

测量装置特性变化的可扫描虚拟轨道方法与环形振荡器电路 Download PDF

Info

Publication number
CN101241166A
CN101241166A CNA2008100039006A CN200810003900A CN101241166A CN 101241166 A CN101241166 A CN 101241166A CN A2008100039006 A CNA2008100039006 A CN A2008100039006A CN 200810003900 A CN200810003900 A CN 200810003900A CN 101241166 A CN101241166 A CN 101241166A
Authority
CN
China
Prior art keywords
ring oscillator
transistor
state
test circuit
programmable element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100039006A
Other languages
English (en)
Other versions
CN101241166B (zh
Inventor
K·B·阿加瓦尔
S·R·纳西夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101241166A publication Critical patent/CN101241166A/zh
Application granted granted Critical
Publication of CN101241166B publication Critical patent/CN101241166B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318577—AC testing, e.g. current testing, burn-in
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels

Abstract

一种用于测量装置特性变化的可扫描虚拟轨道方法和环形振荡器电路，其提供了使用环形振荡器频率测量研究随机装置特性变化以及N沟道与P沟道间的系统差别的能力。环形振荡器由至少一个虚拟电源轨道运行，该轨道被由可编程源控制的多个晶体管连接到实际电源轨道。晶体管在物理上沿着环形振荡器元件的物理分布而分布，且各自可被依次启用，且环形振荡器频率的变化可被测量。环形振荡器频率测量产生关于晶体管间的变化的信息，且N沟道相比于P沟道的变化可通过用对应的P沟道与N沟道控制晶体管应用正负虚拟电源轨道进行研究。

Description

测量装置特性变化的可扫描虚拟轨道方法与环形振荡器电路
技术领域
本发明涉及集成电路特性化方法和电路，特别涉及用于测量测试集成电路中的装置特性变化的电路和方法。
背景技术
特性化集成电路通常用于对工艺上的设计进行评估，并且随着工艺发生收缩而变得越来越必要。环形振荡器电路常常用于这种设计，以便研究导致电路参数(例如延迟时间)变化的装置特性变化。性能屏(performancescreen)环形振荡器(PSRO)与产品集成电路中的功能电路一起实现，以便协助产品屏检查(screening)并作为设计/工艺改进工具。由于准确测量环形振荡器的输出频率相对较为容易，且输出频率典型地直接与延迟时间有关，频率测量提供了对延迟时间的工艺与设计效果进行研究的有效手段。
然而，环形振荡器测试电路典型地既不提供P沟道装置与N沟道装置之间的系统与变化差别的信息，也不提供关于装置特性随机局部变化的信息。由于环形振荡器的振荡频率依赖于绕环路的总延迟，环形振荡器测试典型地仅得到振荡器对振荡器的变化信息，其可能是晶片(die)对晶片的，或者是晶片上的许多环形振荡器之间的。不存在环形振荡器自身之内的局部变化的测量。
因此，人们希望提供一种用于确定环形振荡器内的以及环形振荡器内P沟道与N沟道装置之间的装置特性变化的特性化方法和环形振荡器电路，使得局部随机变化、系统偏差以及N沟道对P沟道失真(skew)能够得到测量。
发明内容
测量装置特性中的局部随机、系统以及P沟道对N沟道变化的上述目的在环形振荡器电路和方法中实现。
环形振荡器由通过多个头部(header)晶体管(其在物理上沿着环形振荡器级的路径并接近环形振荡器级地分布)连接到实际电源轨道的至少一个虚拟电源轨道运行。然而，可能有任意数量的环形振荡器级和头部晶体管，故不需要特别的对应。晶体管的栅极(gate)受到一组可编程元件--例如扫描锁存器(scan latch)--的控制，故每个晶体管可被独立地启用。通过依次选择各晶体管，晶体管间的变化可通过环形振荡器频率上的影响进行测量。可使用两个虚拟电源轨道(例如虚拟VDD和虚拟地)，P沟道多个晶体管与较高电压电源轨道耦合，N沟道多个晶体管与较低电压电源轨道耦合，故环形振荡器频率中的变化能通过在一个虚拟电源轨道上启用的一个晶体管(同时，多个晶体管在另一虚拟电源轨道上被启用)进行研究。
在一个实施例中，可编程元件被共同地连接到P沟道头部晶体管和N沟道尾部(footer)晶体管的栅极，使得一个晶体管在第一虚拟电源轨道上被启用，且除一个晶体管以外的所有晶体管在第二虚拟电源轨道上被启用。在另一实施例中，为各受控晶体管提供一可编程元件，故所有晶体管可在一个虚拟电源轨道上被启用，且每个个体晶体管可在另一虚拟电源轨道上被扫描。
可编程元件也可被配置为环(或者，对于独立电源轨道控制实施例为两个环)，故位启用个体晶体管可在扫描时钟的控制下在整个扫描链中旋转，而不需要完整的边界扫描来启用每个个体晶体管。
如附图所示，本发明的上述以及其他的目的、特征以及优点将由下面对本发明优选实施例的更为具体的介绍明了。
附图说明
图1为一原理图，其示出了根据本发明一实施例的测试电路；
图2为一原理图，其示出了根据本发明另一实施例的测试电路；
图3为一图表，其示出了根据本发明一实施例的测试方法学的测量结果；
图4为根据本发明一实施例的电路布局的直观图；
图5为晶圆测试系统的框图，该系统可用于使用根据本发明的实施例的方法和电路进行测试；
图6为根据本发明一实施例的方法的流程图。
具体实施方式
本发明涉及使用根据本发明一实施例的环形振荡器电路执行的特性化电路与方法。环形振荡器具有通过多个晶体管(它们在物理上沿着环形振荡器级的布局分布)耦合到电源的至少一个虚拟电源轨道。通过在禁用其他晶体管的同时依次启用每个晶体管，可由环形振荡器输出频率的变化观测装置特性的变化(例如晶体管的阈值电压和/或沟道电阻)。该方法可为部分在计算机程序(其具有用于通过控制晶片/晶圆测试器以设置虚拟电源轨道晶体管的状态执行该方法的程序指令)中实现的计算机控制方法。两个虚拟电源轨道即较高电压(例如VDD)与较低电压(例如地)可被提供给环形振荡器并用于观测测试电路中N沟道与P沟道装置特性变化之间的不同。多个晶体管中每一个的栅极可由边界扫描锁存器控制，其可被扫描以便推进依次启用各晶体管的位的位置。耦合与被测试晶体管相反的第二虚拟电源轨道的多个晶体管或者可被全部启用，或者在共用控制信号用于每个位置时，除耦合到第二电源轨道并在位置上与被测量晶体管对应的晶体管以外的所有晶体管被启用。
现在参照图1，示出了根据本发明一实施例的环形振荡器测试电路。在所示出的实施例中，环形振荡器由物理分布在晶片或晶圆切缝(kerf)电路上且提供环形振荡器元件的多个反相器(inverter)I1-IK构成。多个P沟道晶体管P1-PM将较高电压电源轨道VDD耦合到反相器I1-IK的虚拟电源轨道VRP，并由扫描锁存器10的位输出进行控制。第二多个N沟道晶体管N1-NM将虚拟较低电压(地)电源轨道耦合到反相器I1-IK的虚拟电源轨道VRG，且也由扫描锁存器10的位输出进行控制。每条轨道上测试晶体管的数量M和环形振荡器级的数量K是独立的。然而，晶体管N1-NM和P1-PM应当在物理上沿着环形振荡器级(典型实施例中的反相器I1-IK)的布局分布。选择器12A受到测试器控制下的扫描启用信号Scan En的控制，以便在扫描锁存器10正在被编程时接收来自输入信号Scan In的输入位序列，或者对时钟信号CLK做出响应地接收来自输出信号Scan Out的反馈，其在测试过程中旋转装载到扫描锁存器10中的序列的位位置。选择器12B提供在将值装载到扫描锁存器10中的扫描时钟信号Scan Clk与时钟信号CLK(其在每个频率测量之间脉跳)之间的选择。
为了研究晶体管P1-PM的变化，具有在前的零“0”的“1”位序列被装载到扫描锁存器10中，且环形振荡器输出信号Freq的频率由测试器进行测量和存储。由于晶体管P1被启用，而晶体管P2-PM被禁用，晶体管P1的装置特性在测量得到的频率中强烈表现出来。在所示出的配置中，晶体管N1将被禁用，而晶体管N2-NM被启用。晶体管N1被禁用的影响通常可忽略，因为大量晶体管N2-NM被启用。然而，应使虚拟地轨道VRG的导线电容足够高，并使导线电阻足够低，以便避免局部AC效应。
为了观测测试电路中的随机装置特性变化，随着每个晶体管P2-PM由时钟信号CLK提供时钟地通过在整个扫描锁存器10中前进的预设“0”位值被单独启用，“启用”位位置绕着扫描锁存器10移动，频率测量重复进行。在P沟道特性已被确定后，另一位模式可被装载到扫描锁存器10之中：具有在前的“1”的零“0”位序列。这种第二序列在其在整个扫描锁存器中旋转的同时启用N沟道晶体管N1-NM中的仅仅一个，并提供如同反映在环形振荡器输出频率中的、对晶体管N1-NM的个体装置特性的测量，同时，除晶体管P1-PM中的对应一个以外的所有晶体管被启用。第二位模式于是被移位，以便如上面介绍的对P沟道测量所执行的那样地测量晶体管N2-NM的特性。尽管由于不必为每个测量扫描位模式、所示用于对在整个扫描锁存器10中的启用位位置提供时钟的布置提供了减小的测试时间，可以明了，不再需要选择器12A与12B，且提供到晶体管P1-PM以及N1-NM的栅极的控制信号可作为替代地为每个测量扫描进来，或者，其可由并联编程寄存器等某些其他装置提供。
在个体装置(晶体管P1-PM以及晶体管N1-NM)已通过环形振荡器频率测试特性化之后，环形振荡器的频率变化可通过选择与来自各测试(N沟道与P沟道)平均值频率对应的晶体管、扫描平均值晶体管的栅极电压、测量相比于所施加栅极电压的环形振荡器频率变化来映射到阈值电压变化。出于这个目的，扫描锁存器10可具有电源输入VDT和VGT，它们可通过测试器垫片(pad)提供并被扫描，故晶体管P1-PM以及晶体管N1-NM的栅极电压能被扫描。必须被扫描的唯一栅极是被单独启用的晶体管的栅极，因此，在选择平均值P沟道晶体管时，VGT被扫描，所有其他P沟道晶体管栅极被保持在普通漏极电压(VDD)，在选择平均值N沟道晶体管时，VDT被扫描，其他N沟道晶体管栅极被保持为地。作为替代方式，个体选择器可被设置在晶体管P1-PM以及N1-NM的栅极上，其具有用于提供选择信号的扫描锁存器或其他机构。选择器输入包括用于施加VGT或VDT的垫片，且扫描锁存器10的对应输出在每个装置上被提供到另一选择器输入。
现在参照图2，示出了根据本发明另一实施例的环形振荡器测试电路。所示出的电路类似于图1中的测试电路，并以与图1中的测试电路类似的方式运行，因此，下面仅详细介绍它们之间的不同。在图2的电路中，序列可被装载到扫描锁存器10A与10B中，其启用耦合与所研究晶体管相反的虚拟电源轨道的所有晶体管。遵循上面所介绍的测试的顺序，用具有在前的零“0”的“1”位序列装载扫描锁存器10A，在其前面为填充扫描锁存器10B以启用所有的晶体管N1-NM的全“1”位序列。在所有P沟道晶体管P1-PM被评估后，用具有在前的零“1”的“0”位序列装载扫描锁存器10B，其后为填充扫描锁存器10A的全“0”位序列，其启用所有晶体管P1-PM。为绕着扫描锁存器12C的局部反馈提供附加选择器12C，故启用每个晶体管N1-NM的位位置能被移位，且在前位置被适当地填充。可提供视情况可选的逻辑与门AND1，以便在启用信号RO Enable无效(de-asserted)时通过中断反馈路径来禁用环形振荡器。多个环形振荡器和虚拟电源轨道晶体管组于是可被连接到扫描锁存器10A-10B的输出，故多个环形振荡器可由同样的扫描机构运行。对于如上所述的VGT与VDT的应用，VGT被提供给扫描锁存器10A，VDT被提供给扫描锁存器10B。个体栅极信号选择器可被用作栅极电压扫描的替代方式，如同上面参照图1介绍的那样。
现在参照图3，示出了显示测量结果的图表，其可由执行根据本发明的实施例的测量方法的计算机系统做出并显示。水平轴对应于标准化的环形振荡器频率，垂直轴对应于特殊标准化环形振荡器频率的发生频率。如图所示，在对应于P沟道与N沟道特性的分布中存在两个不同的峰。峰位置之间的差为P沟道与N沟道装置特性之间的标称失真的量度，而每个波瓣的宽度和形状分别显示出P沟道与N沟道特性与其标称值间的随机变化的偏差。可将所示出的图表与来自其他晶片的结果以及对于工艺/部件屏检查和对于设计信息的标准值进行比较。
现在参照图4，根据本发明一实施例示出了图1和图2的电路所用的布局。电路被布置为一组同心环，其最外边和最里边分别为电源轨道VDD和GND。将地轨道GND耦合到负虚拟电源轨道VRG的N沟道FET尾部N1-NM被布置在地环以及环路振荡器(通过反相器I1-IK实现)自身周围。环路振荡器的外部为包含P沟道头部晶体管P1-PM的环，其将环路振荡器耦合到外侧的VDD电源轨道。上面介绍的布局提供了能在晶片上多次复制的模式，其是可缩放的，并保证每个P沟道头部与N沟道尾部FET(P1-PM与N1-NM)对称地位于虚拟电源轨道环上。
现在参照图5，示出了在其中执行根据本发明一实施例的方法的晶圆测试系统。晶圆测试器30包含边界扫描单元31，其用于经由具有到晶片/切缝电路32A的电气测试连接的探针头33向测试下的晶圆32上的晶片或切缝电路32A提供激励。晶圆测试器30还包含可编程电压源42，其可用于改变提供给本发明的测试电路的供给电压并为经由探针头33的晶片/切缝电路32A。频率计数器40被设置为测量包含在晶片/切缝电路32A中的所述一个或一个以上的环形振荡器的频率。
工作站计算机38具有耦合到存储器37的处理器36，其用于执行来自存储器37的程序指令，其中，程序指令包含用于执行根据本发明一实施例的一个或一个以上的方法的程序指令，工作站计算机38被耦合到晶圆测试器30，由此，上面介绍的测量得以进行，测量被收集并被存储在存储器37和/或其他存储介质(例如硬盘)中。CD-ROM驱动器35提供根据本发明的实施例的、被存储在例如压缩盘CD等介质上的程序指令的输入。工作站计算机38也被耦合到图形显示器39，以便显示程序输出，例如由本发明的实施例提供的环形振荡器频率的分布，如图3所示。工作站计算机38还被耦合到输入装置，例如用于接收用户输入的鼠标34B和键盘34A。工作站计算机可被耦合到例如Internet等公共网络，或者可以为例如多种“intra-net”等的专用网络，包含实现根据本发明的实施例的方法的程序指令的软件可位于远程计算机上或本地地包含在工作站计算机38中。另外，工作站计算机38可被这样的网络连接耦合到晶圆测试器30。
尽管图3的系统示出了适用于晶圆上的多个晶片的顺次测试的配置，所示出的系统是说明性的而不是对本发明的限制。探针头33可为多晶片全晶圆探针系统，或者可包含用于同时测试一个或多个晶片基础上的多个晶圆的多个探针头。另外，尽管示出了环形振荡器头部晶体管的边界扫描控制，本发明的技术也可应用于来自装在晶圆32上的处理器的测试代码的执行，其具有到寄存器或扫描锁存器的适当的接口，以便控制头部晶体管。结果得到的所产生的显示或输出自工作站计算机38的数据可采用环形振荡器频率的图形显示的形式，或者可为其他的图形或数字信息，该信息描述了晶体管特性及其在电路中的变化。
现在参照图6，根据本发明一实施例的方法在流程图中示出。所示出的方法是关于图2的电路所介绍的，然而，将会明了，除了在图1的电路中禁用的单个相反轨道晶体管和扫描锁存器的详情以外，操作是同样的。所有的尾部晶体管，且第一头部晶体管被启用，同时，其余的头部晶体管被禁用(步骤50)，环形振荡器频率被测量并被存储(步骤51)。直到最后一个头部被扫描时(决策53)，启用位被移动到下一个头部晶体管(步骤52)。在最后一个头部晶体管被扫描之后(决策53)，由频率测量的展开确定P-FET强度的变化(步骤54)。接下来，所有的头部晶体管被启用，所有的尾部被禁用、除了被启用的第一尾部外(步骤55)，环形振荡器频率被测量并被存储(步骤56)。直到下一个尾部被扫描时(决策57)，启用位被移动到下一个尾部晶体管(步骤58)。在最后一个尾部晶体管被扫描后(决策57)，由频率测量的展开确定N-FET强度的变化(步骤59)。最后，由测量得到的频率确定N沟道到P沟道装置强度频率测量失真(步骤60)，将N沟道与P沟道平均频率测量与基线数据(以及由晶片上的其他环形振荡器收集的任何数据)进行比较以揭示系统变化(步骤61)。
尽管参照其优选实施例特定地介绍和示出了本发明，本领域技术人员将会明了，在不脱离本发明的精神和范围的情况下，可在其中做出形式和细节上的前述以及其他的改变。

Claims (26)

1.一种环形振荡器测试电路，其包含：
多个级联的环形振荡器级，其构成具有频率测试输出的环形振荡器；
第一多个可编程元件，其用于存储多个控制值；以及
第一多个晶体管，其具有共同地连接到第一电源轨道的沟道连接、共同地连接到向/从所述多个级联环形振荡器级传导工作电源电流的第一虚拟电源轨道的第二沟道连接、连接到所述第一多个可编程元件中的对应一个的栅极连接，由此，所述多个晶体管可按照所述控制值被有选择地启用，使得所述多个晶体管的装置特性变化的影响能通过改变所述控制值在所述环形振荡器的所述频率测试输出上被测量。
2.根据权利要求1的环形振荡器测试电路，其中，所述多个可编程元件为扫描锁存器。
3.根据权利要求2的环形振荡器测试电路，其中，所述扫描锁存器包含反馈路径，该路径被有选择地启用，以便响应于时钟信号地顺次启用所述多个晶体管中的每一个。
4.根据权利要求1的环形振荡器测试电路，其还包含第二多个晶体管，所述第二多个晶体管的掺杂类型不同于所述第一多个晶体管的掺杂类型，并具有共同地连接到第二电源轨道的沟道连接、共同地连接到从/向所述多个级联环形振荡器级传导工作电源电流的第二虚拟电源轨道的第二沟道连接、连接到所述第一多个可编程元件中对应一个的栅极连接，由此，当所述第一多个晶体管中的每一个被独立地启用时，所述第二多个晶体管中除一个以外的全部也被启用。
5.根据权利要求1的环形振荡器测试电路，其还包含：
第二多个可编程元件，其用于存储第二多个控制值；以及
第二多个晶体管，其具有共同地连接到第二电源轨道的沟道连接、共同地连接到从/向所述多个级联环形振荡器级传导工作电源电流的第二虚拟电源轨道的第二沟道连接、被连接到所述第二多个可编程元件中的对应一个的栅极连接，由此，当所述第一多个晶体管中的每一个被独立启用时，任意数量的所述第二多个晶体管也能被启用。
6.根据权利要求5的环形振荡器测试电路，其中，所述环形振荡器测试电路以同心布局被装在晶片上，使得所述多个级联环形振荡器级构成所述布局的中心区域周围的环，其中，所述中心区域分布所述第一电源轨道，其中，所述第一多个晶体管被分布在所述中心区域与所述第一多个晶体管之间，其中，所述第二电源轨道被分布在所述布局的外缘周围，且其中，所述第二多个晶体管被分布在所述多个所述级联环形振荡器级与所述布局的所述外缘之间。
7.根据权利要求1的环形振荡器测试电路，其中，所述环形振荡器测试电路以同心布局被装在晶片上，使得所述多个级联环形振荡器级构成所述布局的中心区域周围的环，其中，所述中心区域分布所述第一电源轨道，且其中，所述第一多个晶体管被分布在所述中心区域与所述第一多个晶体管之间。
8.根据权利要求1的环形振荡器测试电路，其中，所述级联环形振荡器级为反相器。
9.一种环形振荡器测试电路，其包含：
环形振荡器，其具有频率测试输出；
用于控制向/从所述环形振荡器的至少一个电源轨道供给的电流的装置，其中，用于控制电流的所述装置沿着所述环形振荡器的物理布局分布，其中，用于控制电流的所述装置中的装置变化改变所述频率测试输出的频率，由此，可通过所述频率中的变化评估所述装置变化。
10.根据权利要求9的环形振荡器测试电路，其中，用于控制电流的所述装置包含这样的装置：其用于指引电流通过多个装置中的被选择装置，且还包含用于对所述被选择装置进行选择的可编程装置。
11.一种用于对包含环形振荡器并被接口到计算机系统的测试电路中的晶体管进行特性化的计算机控制的方法，该方法包含：
由第一虚拟电源轨道向/从所述环形振荡器传导工作电流；
通过第一多个晶体管向/从所述第一虚拟电源轨道传导电流，每个晶体管具有由受到所述计算机系统控制的第一多个可编程元件中的对应一个的输出进行控制的栅极；
在所述计算机系统的控制下设置所述第一多个可编程元件的第一状态，使得所述第一多个晶体管中单独的各个被启用；
对于由所述设置设置得到的所述多个可编程元件的所述第一状态中的每一个，测量所述环形振荡器的输出频率，并存储所述测量的结果；以及
在所述计算机系统的存储器中产生与所述测量的结果一致的结果，由此，揭示所述多个晶体管的特性变化。
12.根据权利要求11的方法，其还包含：
由第二虚拟电源轨道向所述环形振荡器/从所述环形振荡器传导工作电流；
通过第二多个晶体管从/向所述第二虚拟电源轨道传导电流，所述第二多个晶体管具有与所述第一多个晶体管的掺杂类型不同的掺杂类型，每个所述第二多个晶体管具有由第二多个可编程元件中的对应一个的输出控制的栅极；以及
在计算机控制下设置所述第二多个可编程元件的第二状态，使得所述第二多个晶体管中单独的各个被启用，且其中，所述测量还对于由所述设置第二状态设置的、所述多个可编程元件的所述第二状态的每一个测量所述环形振荡器的所述输出频率。
13.根据权利要求12的方法，其中，所述设置第一状态通过：
将位流扫描到包含所述可编程元件的扫描锁存器中，其中，所述位流中的一个位被设置以启用所述第一多个晶体管中的一个；以及
在所述扫描锁存器中旋转值以便移动所述一个位，从而顺序启用所述第一多个晶体管中的每一个；
来执行。
14.根据权利要求13的方法，其中，所述第一多个可编程元件与所述第二多个可编程元件为同样的多个可编程元件，且其中，所述设置第一状态在所述第一状态的每一个中启用全部所述第二多个晶体管、除一个以外，且其中，所述设置第二状态在所述第二状态中的每一个中启用全部所述第一多个晶体管、除一个以外。
15.根据权利要求13的方法，其中，所述第一多个可编程元件与所述第二多个可编程元件为不同的多个可编程元件，且其中，所述设置第一状态进一步在所述第一状态的每一个中设置所述第二多个可编程元件以启用全部所述第二多个晶体管，且其中，所述设置第二状态进一步在所述第二状态中的每一个中设置所述第一多个可编程元件以启用全部所述第一多个晶体管。
16.根据权利要求12的方法，其中，所述设置第一状态通过：
将位流扫描到包含所述可编程元件的扫描锁存器中，其中，所述位流中的一个位被设置以启用所述第一多个晶体管中的一个；以及
在所述扫描锁存器中旋转值以便移动所述一个位，从而顺序启用各个所述第一多个晶体管；
来执行。
17.根据权利要求12的方法，其还包含对于所述第一状态与所述第二状态确定所述环形振荡器的所述输出频率之间的不同，由此，确定所述第一多个晶体管的装置特性与所述第二多个晶体管的装置特性之间的失真。
18.根据权利要求11的方法，其还包含确定所述环形振荡器的所述输出频率的分布宽度，由此，能够确定所述第一多个晶体管的装置特性的随机变化的大小。
19.根据权利要求11的方法，其还包含：
确定所述环形振荡器的所述输出频率的分布的平均值；以及
将所述平均值与基线数据进行比较，由此，能够确定所述第一多个晶体管的所述装置特性中的系统变化。
20.根据权利要求11的方法，其中，所述设置第一状态通过：
将位流扫描到包含所述可编程元件的扫描锁存器中，其中，所述位流中的一个位被设置以启用所述第一多个晶体管中的一个；以及
在所述扫描锁存器中旋转值以便移动所述一个位，从而顺序启用所述第一多个晶体管中的各个；
来执行。
21.一种用于测量晶圆上的测试电路中的装置特性变化的测试方法，该方法在包含用于存储数据的存储器、用于执行程序指令的处理器、到所述测试电路的接口的工作站计算机系统中实现，其中，所述方法包含：
控制所述接口以便设置所述测试电路中对将环形振荡器的虚拟电源轨道连接到电源轨道的多个晶体管进行控制的可编程元件的状态；
捕获所述环形振荡器电路的测量所得的振荡频率；
重复用于控制和捕获的所述程序指令，以便获得一组振荡频率测量；以及
产生与所述一组振荡频率测量一致的结果，并在所述存储器中存储所述结果，由此，揭示所述多个晶体管的特性变化。
22.根据权利要求21的方法，其中，所述控制包含：
通过以仅启用所述多个晶体管中的一个的位序列提供时钟，设置边界扫描锁存器的状态；以及
对所述边界扫描锁存器提供时钟，使得所述位序列被移位，以便依次顺序启用所述多个晶体管中的各个，且其中，对于所述位序列中的各个位置重复进行所述捕获。
23.根据权利要求21的方法，其中，所述控制设置所述测试电路中进一步对将环形振荡器的第二虚拟电源轨道连接到第二电源轨道的第二多个晶体管进行控制的可编程元件的状态。
24.根据权利要求21的方法，其中，所述控制顺次单独启用所述第一多个晶体管中的各个，使得所述捕获到的振荡频率测量反映对应装置的特性。
25.根据权利要求24的方法，其还包含用于确定所述捕获的振荡频率的分布宽度的程序指令，由此，能够确定所述第一多个晶体管的装置特性的随机变化的大小。
26.一种测试工作站计算机系统，其包含实现根据权利要求21-25的任何方法的装置。
CN2008100039006A 2007-02-09 2008-02-03 测量装置特性变化的可扫描虚拟轨道方法与环形振荡器电路 Expired - Fee Related CN101241166B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/673,025 US7532078B2 (en) 2007-02-09 2007-02-09 Scannable virtual rail method and ring oscillator circuit for measuring variations in device characteristics
US11/673,025 2007-02-09

Publications (2)

Publication Number Publication Date
CN101241166A true CN101241166A (zh) 2008-08-13
CN101241166B CN101241166B (zh) 2011-12-21

Family

ID=39686585

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100039006A Expired - Fee Related CN101241166B (zh) 2007-02-09 2008-02-03 测量装置特性变化的可扫描虚拟轨道方法与环形振荡器电路

Country Status (2)

Country Link
US (2) US7532078B2 (zh)
CN (1) CN101241166B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102183727A (zh) * 2011-06-01 2011-09-14 浙江大学 一种具有检错功能的边界扫描测试方法
CN107636967A (zh) * 2015-05-20 2018-01-26 思睿逻辑国际半导体有限公司 环形分频器
CN111103522A (zh) * 2018-10-25 2020-05-05 创意电子股份有限公司 芯片与效能监控方法
CN115859897A (zh) * 2022-12-23 2023-03-28 海光集成电路设计(北京)有限公司 模型的生成方法、版图面积预测方法、装置及相关设备

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE493669T1 (de) * 2006-06-20 2011-01-15 Nxp Bv Halbleiterbauelement mit teststruktur und testverfahren für ein halbleiterbauelement
JP5296302B2 (ja) * 2006-07-10 2013-09-25 富士通株式会社 Ｌｓｉの取得率予測方法
US20090251223A1 (en) * 2008-04-02 2009-10-08 Nassif Sani R Techniques for characterizing performance of transistors in integrated circuit devices
JP2010087968A (ja) * 2008-10-01 2010-04-15 Fujitsu Ltd 半導体回路装置、遅延差算出方法
KR101202020B1 (ko) * 2008-11-14 2012-11-16 한국전자통신연구원 웨이퍼 수준의 집적회로 칩 조정 시스템 및 집적회로 칩 조정 방법
JP5254093B2 (ja) 2009-03-19 2013-08-07 ルネサスエレクトロニクス株式会社 電源制御可能領域を有する半導体集積回路
US8547131B2 (en) * 2009-04-03 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for observing threshold voltage variations
US8386859B2 (en) * 2010-04-30 2013-02-26 International Business Machines Corporation On-chip non-volatile storage of a test-time profile for efficiency and performance control
US8276018B2 (en) 2010-04-30 2012-09-25 International Business Machines Corporation Non-volatile memory based reliability and availability mechanisms for a computing device
US9047990B2 (en) * 2011-10-10 2015-06-02 International Business Machines Corporation Determination of series resistance of an array of capacitive elements
US9911470B2 (en) 2011-12-15 2018-03-06 Nvidia Corporation Fast-bypass memory circuit
US8841974B2 (en) * 2012-09-06 2014-09-23 Silicon Image, Inc. Test solution for ring oscillators
US9231567B2 (en) * 2012-09-06 2016-01-05 Lattice Semiconductor Corporation Test solution for a random number generator
US9217769B2 (en) * 2012-10-09 2015-12-22 International Business Machines Corporation Ring oscillator testing with power sensing resistor
US9435861B2 (en) 2012-10-29 2016-09-06 Nvidia Corporation Efficient scan latch systems and methods
US9188643B2 (en) * 2012-11-13 2015-11-17 Globalfoundries Inc. Flexible performance screen ring oscillator within a scan chain
CN103852701B (zh) * 2012-12-04 2016-04-20 中芯国际集成电路制造(上海)有限公司 Mos晶体管测试电路及对应的测试方法
US8766258B1 (en) 2012-12-12 2014-07-01 International Business Machines Corporation Authentication using graphene based devices as physical unclonable functions
US9842631B2 (en) 2012-12-14 2017-12-12 Nvidia Corporation Mitigating external influences on long signal lines
US10141930B2 (en) 2013-06-04 2018-11-27 Nvidia Corporation Three state latch
US20150073738A1 (en) * 2013-09-09 2015-03-12 International Business Machines Corporation Determining process variation using device threshold sensitivites
US9128151B1 (en) 2014-05-08 2015-09-08 International Business Machines Corporation Performance screen ring oscillator formed from paired scan chains
US9097765B1 (en) 2014-05-08 2015-08-04 International Business Machines Corporation Performance screen ring oscillator formed from multi-dimensional pairings of scan chains
US10693736B2 (en) 2014-10-16 2020-06-23 International Business Machines Corporation Real time simulation monitoring
US9525401B2 (en) 2015-03-11 2016-12-20 Nvidia Corporation Low clocking power flip-flop
US9891276B2 (en) 2015-07-28 2018-02-13 International Business Machines Corporation Performance-screen ring oscillator (PSRO) using an integrated circuit test signal distribution network
JP6584885B2 (ja) * 2015-09-14 2019-10-02 株式会社東芝 雑音除去機能を有する機器
JP7204697B2 (ja) * 2020-03-10 2023-01-16 株式会社東芝 半導体集積回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4109340B2 (ja) * 1997-12-26 2008-07-02 株式会社ルネサステクノロジ 半導体集積回路装置
US6414557B1 (en) * 2000-02-17 2002-07-02 Broadcom Corporation High noise rejection voltage-controlled ring oscillator architecture
JP2002353809A (ja) * 2001-05-28 2002-12-06 Mitsubishi Electric Corp クロック発生回路
JP2004096237A (ja) * 2002-08-29 2004-03-25 Nec Electronics Corp 発振回路及び半導体集積回路
JP2005057972A (ja) * 2003-08-07 2005-03-03 Sanyo Electric Co Ltd リングオシレータに利用される定電流回路およびチャージポンプ回路
US20060077002A1 (en) * 2004-10-08 2006-04-13 White Richard T Apparatus and methods for saving power and reducing noise in integrated circuits
US7442583B2 (en) * 2004-12-17 2008-10-28 International Business Machines Corporation Using electrically programmable fuses to hide architecture, prevent reverse engineering, and make a device inoperable
US7323908B2 (en) * 2005-10-27 2008-01-29 International Business Machines Corporation Cascaded pass-gate test circuit with interposed split-output drive devices
US7423446B2 (en) * 2006-08-03 2008-09-09 International Business Machines Corporation Characterization array and method for determining threshold voltage variation
US7550987B2 (en) * 2007-02-27 2009-06-23 International Business Machines Corporation Method and circuit for measuring operating and leakage current of individual blocks within an array of test circuit blocks
US7409305B1 (en) * 2007-03-06 2008-08-05 International Business Machines Corporation Pulsed ring oscillator circuit for storage cell read timing evaluation
US7542862B2 (en) * 2007-05-18 2009-06-02 International Business Machines Corporation Calibration of multi-metric sensitive delay measurement circuits

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102183727A (zh) * 2011-06-01 2011-09-14 浙江大学 一种具有检错功能的边界扫描测试方法
CN107636967A (zh) * 2015-05-20 2018-01-26 思睿逻辑国际半导体有限公司 环形分频器
CN107636967B (zh) * 2015-05-20 2021-04-23 思睿逻辑国际半导体有限公司 环形分频器
CN111103522A (zh) * 2018-10-25 2020-05-05 创意电子股份有限公司 芯片与效能监控方法
CN115859897A (zh) * 2022-12-23 2023-03-28 海光集成电路设计(北京)有限公司 模型的生成方法、版图面积预测方法、装置及相关设备
CN115859897B (zh) * 2022-12-23 2023-05-23 海光集成电路设计(北京)有限公司 模型的生成方法、版图面积预测方法、装置及相关设备

Also Published As

Publication number Publication date
US20080195337A1 (en) 2008-08-14
US20090125258A1 (en) 2009-05-14
US7532078B2 (en) 2009-05-12
CN101241166B (zh) 2011-12-21
US7759991B2 (en) 2010-07-20

Similar Documents

Publication Publication Date Title
CN101241166B (zh) 测量装置特性变化的可扫描虚拟轨道方法与环形振荡器电路
US6823293B2 (en) Hierarchical power supply noise monitoring device and system for very large scale integrated circuits
US7550987B2 (en) Method and circuit for measuring operating and leakage current of individual blocks within an array of test circuit blocks
US7376001B2 (en) Row circuit ring oscillator method for evaluating memory cell performance
Zorian Testing the monster chip
US6584589B1 (en) Self-testing of magneto-resistive memory arrays
US7668037B2 (en) Storage array including a local clock buffer with programmable timing
US7944229B2 (en) Method and apparatus for calibrating internal pulses in an integrated circuit
US7545690B2 (en) Method for evaluating memory cell performance
US7564739B2 (en) Storage cell design evaluation circuit including a wordline timing and cell access detection circuit
JP2012023382A (ja) 集積回路およびウェーハを試験する無線周波数技術構造および方法
US20060100811A1 (en) Method and apparatus for rapid inline measurement of parameter spreads and defects in integrated circuit chips
KR100432886B1 (ko) 높은 주파수의 웨이퍼 테스트 동작을 수행하는 반도체메모리 장치
Coyette et al. Automated testing of mixed-signal integrated circuits by topology modification
Tsai et al. SRAM stability characterization using tunable ring oscillators in 45nm CMOS
US7659749B2 (en) Pulsed dynamic logic environment metric measurement circuit
US20110234282A1 (en) Method And Circuit For Testing And Characterizing High Speed Signals Using An ON-Chip Oscilloscope
US20020041242A1 (en) Semiconductor apparatus
Singh et al. Power-aware testing for maximum fault coverage in analog and digital circuits simultaneously
Kumari et al. FPGA implementation of memory design and testing
US8587288B2 (en) Digital interface for fast, inline, statistical characterization of process, MOS device and circuit variations
Deptuch et al. Performance Study of the First 2D Prototype of Vertically Integrated Pattern Recognition Associative Memory (VIPRAM)
US6624651B1 (en) Kerf circuit for modeling of BEOL capacitances
HENG AN EFFICIENT MARCH (5n) FSM-BASED MEMORY BUILT-IN SELF-TEST (MBIST) ARCHITECTURE WITH DIAGNOSIS CAPABILITIES
Bhushan et al. Ring oscillators

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111221

Termination date: 20190203