CN101180733A - 以降低的功率维持集成电路性能的装置和方法 - Google Patents

以降低的功率维持集成电路性能的装置和方法 Download PDF

Info

Publication number
CN101180733A
CN101180733A CN200680017231.7A CN200680017231A CN101180733A CN 101180733 A CN101180733 A CN 101180733A CN 200680017231 A CN200680017231 A CN 200680017231A CN 101180733 A CN101180733 A CN 101180733A
Authority
CN
China
Prior art keywords
performance
signal
critical path
integrated circuit
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200680017231.7A
Other languages
English (en)
Inventor
A·马歇尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN101180733A publication Critical patent/CN101180733A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明公开了一种装置和方法，其被提供用来在降低的功率下维持集成电路(11)的性能。该装置和方法使用性能监控器，其产生表示与集成电路相关的关键路径(14)的至少一部分的至少一个性能特性的信号。该装置进一步包括电源控制，其基于该信号调节集成电路的电源电压(28)，以在降低的功率下维持性能。温度调节元件(18)可被提供用来调节信号，以补偿在不同运行温度上与相对于关键路径性能的性能监控器性能相关的温度偏移。性能监控器的性能测量值可以基于性能监控器和关键路径的同时触发被确定。

Description

以降低的功率维持集成电路性能的装置和方法
技术领域
【0001】本发明一般涉及集成电路，并且更具体地涉及以降低的功率维持集成电路性能的装置和方法。
背景技术
【0002】性能监控电路用于模拟集成电路的实际性能。例如，环形振荡器电路可以制作在集成电路的核心上，使得环形振荡器经受相同的集成电路处理、操作和环境条件。环形振荡器输出频率可以设计为集成电路的关键路径的性能的函数。因此，环形振荡器的输出频率可以随集成电路的性能改变而改变。另外，环形振荡器输出频率可以模拟集成电路的性能退化，原因是集成电路和环形振荡器由晶体管构成，而晶体管经使用会随时间在性能上退化。
【0003】最近，对导体芯片日益要求具有更大密度、更高性能和增强的芯片功能性，以满足便携式电子设备的不断需求。这种需求通过深亚微米互补金属氧化物半导体(CMOS)技术的最近发展得到了部分的满足。然而，对于提供增强的性能但处在降低的功率的设备还有持续的需求。因此，利用亚微米CMOS工艺来提供更高性能，还希望最小化这些晶体管器件的泄漏以最小化功率损耗。因此，重要的是设计器件运行因而维持最低的期望性能，同时将泄漏保持在最小值。一种用于实现这个目标的方法是将集成电路的性能模拟成环形振荡器的性能，并基于环形振荡器的输出频率将集成电路的电源电压调节到最小的运行水平，以维持集成电路的期望性能。
发明内容
【0004】在本发明的一方面，装置被提供用于以降低的功率维持集成电路的性能。该装置包括性能监控器，其产生表示与集成电路相关的关键路径的至少一部分的至少一个性能特性；及温度调节元件，其调节信号以补偿在不同的运行温度上与相对于关键路径性能的性能监控器的性能相关的温度偏移。装置进一步包括电源控制，其基于所调节的信号调节集成电路的电源电压从而以降低的功率维持性能。
【0005】在本发明的另一方面，装置被提供用来以降低的功率维持集成电路的性能。该装置包括集成电路的关键路径、单稳态多谐振荡器和延迟测量元件，所述单稳态多谐振荡器产生脉冲输出以响应关键路径的触发信号，所述延迟测量元件基于脉冲输出相对触发信号之间的时间差来产生延迟信号。延迟信号表示与关键路径的至少一部分相关的路径延迟。装置进一步包括电源控制，其基于延迟信号调节集成电路的电源电压从而以降低的功率维持性能。
【0006】在本发明的又一方面，方法被提供用于以降低的功率维持集成电路的性能。该方法包括同时触发集成电路的关键路径和性能监控器以及基于所述触发确定性能监控器的性能测量值，所述性能监控器产生表示关键路径的至少一部分的至少一个性能特性的信号。该方法进一步包括调节性能测量值以补偿在不同的运行温度上与相对于关键路径性能的性能监控器的性能相关的温度偏移，以及基于所调节的性能测量值调节集成电路的电源电压从而以降低的功率维持性能。
附图说明
【0007】图1说明了根据本发明的一方面以降低的功率维持性能的装置的结构图。
【0008】图2说明了根据本发明的一方面的关键路径频率与环形振荡器(RO)频率的关系图。
【0009】图3说明了根据本发明的一方面以降低的功率维持性能的替代装置的方块图。
【0010】图4说明了根据本发明的一方面的示例性性能监控器。
【0011】图5说明了根据本发明的一方面以降低的功率维持性能的方法。
具体实施方式
【0012】装置和方法被提供用于以降低的功率降低的功率维持集成电路的性能。所述装置和方法使用性能监控器，该性能监控器产生指示与集成电路相关的至少部分关键路径的至少一个性能特性(例如，运行频率、路径延迟)的信号。装置进一步包括电源控制，该电源控制基于该信号调节集成电路的电源电压从而以降低的功率维持性能。在本发明的一方面，温度调节元件调节信号，以补偿与相对于关键路径性能的性能监控器性能相关的温度偏移。在本发明的另一方面，基于性能监控器和关键路径的同时触发，性能监控器的性能测量值被确定。元件在本说明书中用来限定功能性单元，其可以包括用于实施期望功能的一个或多个硬件和/或软件单元。
【0013】图1说明了根据本发明的一方面以降低的功率维持性能的设备10。设备10位于集成电路11的核心。设备10包括与集成电路的功能性相关的关键路径14和环形振荡器(RO)16形式的性能监控器，其模拟了集成电路11的关键路径16的性能特性(例如，运行频率、路径延迟)。集成电路的关键路径典型地是一种途径，其中运行频率的进一步降低或路径延迟的进一步增加将导致至少部分集成电路的运行失败。电压电源28为关键路径14和RO16提供电源电压VSUPPLY。RO16产生RO信号，其频率是关键路径14的性能特性的函数。关键路径14的性能特性可以基于与关键路径14相关的运行频率或路径延迟。RO16的输出频率可以在功能上与关键路径的至少一部分的运行频率或路径延迟有关。RO16的RO信号被提供给温度调节元件18。
【0014】温度调节元件18补偿在不同温度或温度范围内与相对于关键路径14性能的RO16的性能相关的温度偏移。例如，关键路径14可以包括多种晶体管类型及互连，其不同于RO16中使用的晶体管类型和互连。因此，关键路径器件和RO器件的性能特性可以在不同温度或温度范围内不同地改变。图2说明了关键路径频率(标准化)与RO频率(标准化)的关系图40。图40说明了第一条线42，其表示在大约-40℃的第一温度时在不同电源电压上关键路径的变化频率输出与RO频率的关系。图40说明了第二条线44，其表示在大约120℃的第二温度时在不同电源电压上关键路径的变化频率输出与RO频率的关系。如图40所示，由于温度差，在关键路径和RO的频率响应之间存在频率响应温度偏移46。温度调节元件18补偿该温度偏移。
【0015】温度调节元件18从测量核心12的运行温度的温度传感器20接收温度读数。之后温度调节元件18从温度偏移表22中检索一个或多个温度偏移因数。基于多个运行温度，温度偏移表22包括多个温度偏移因数。这多个温度偏移因数可以在生产测试时确定并存储于只读存储器(ROM)或其他永久存储设备中。温度调节元件18采用一个或多个温度偏移元件来调节RO信号，以补偿由在变化的温度下RO和关键路径运行性能差异引起的温度偏移。温度调节可以基于单个温度因素、多个温度因素或从多个温度因素获得的内插值。温度调节元件18向比较器24提供经调节的RO信号(ROADJ)。
【0016】比较器24接收调节后的RO信号和来自固定参考源26的固定参考信号。固定参考源26可以位于集成电路11的外部，或可以集成在集成电路11中。固定参考信号(REF)代表维持集成电路11的关键路径14的性能指标的最低电压水平。固定参考信号可以是晶体振荡器的输出频率，该输出频率可以与调节后的RO信号的输出频率相比较。替代地，固定参考信号可以是精确电压源的输出电压，其可以在例如由温度调节元件18将RO信号从频域转换为电压域后，与RO信号的被调节输出电压相比较。调节后的RO信号和固定参考信号的比较被提供给电源控制30。基于所述比较，电源控制30调节电源28的电压水平VSUPPLY，从而以降低的或最小漏泄功率维持关键路径14的性能，同时仍然维持集成电路11的关键路径14的期望性能。
【0017】图3说明了根据本发明的一方面以降低的功率维持性能的替代装置60。装置60位于集成电路61的核心62。装置60包括与集成电路61的功能性相关的关键路径64和单稳态多谐振荡器66形式的性能监控器，该单稳态多谐振荡器66模拟集成电路61的关键路径64的性能特性(例如，运行频率、路径延迟)。电压电源76为关键路径64和单稳态多谐振荡器66提供电源电压VSUPPLY。单稳态多谐振荡器66的输入耦连至关键路径64的触发信号，这样单稳态多谐振荡器66随关键路径64的触发被同时触发。单稳态多谐振荡器66随关键路径64的触发提供了关键路径64由负偏压温度不稳定性(NBTI)和沟道热载流子(CHC)引起的性能退化的模拟。
【0018】NBTI是相对于源极、漏极和主体所施加到P型金属氧化物半导体(PMOS)晶体管栅极的负偏压的函数。这是许多逻辑器件的输出逻辑“1”且大致上是直流函数。NBTI引起晶体管饱和电流(IDSAT)和晶体管阈值电压(VT)向更低IDSAT和更高VT的方向漂移，这导致晶体管的更低性能和更高的最低运行条件。NBTI还受高温和高电压而加大。称为正偏压温度不稳定性(PBTI)的类似但较不显著问题可能有时出现，具体影响传输门。CHC应力是N型金属氧化物半导体(NMOS)晶体管器件的开关的函数。
【0019】装置60提供单稳态多谐振荡器66，其表示关键路径64所承受的可能应力。单稳态多谐振荡器66包括元件，所述元件模拟关键路径64的工作并模拟关键路径64所承受的NBTI和CHC应力，其可以包括验证开关发生在相同的频率、延迟和负荷(例如，对于CHC)并且静态也是同样的(例如，对于NBTI)。单稳态多谐振荡器66通过模拟关键的活动元件的至少一部分并且每当关键路径64被执行或触发时执行或触发单稳态多谐振荡器66，模拟关键路径负荷和栅极。
【0020】随着关键路径64和单稳态多谐振荡器66的同时触发，单稳态多谐振荡器66产生脉冲信号给延迟测量元件70。延迟测量元件70测量脉冲输出相对于触发信号的时间差，并提供延迟信号给比较器72，该延迟信号表示与关键路径的至少一部分相关的路径延迟。延迟信号可以是关键路径64的延迟或关键路径64的一部分的延迟的缩减表示。可选地，比如图1中讨论的温度偏移装置68可以用来基于温度偏移对测量的延迟信号进行调节。然而，如果单稳态多谐振荡器66在不同运行温度上精密地模拟了关键路径64，则温度偏移调节可以取消。
【0021】比较器72接收延迟信号和来自固定延迟参考源74的固定延迟参考信号。固定参考源74可以位于集成电路61之外，或者可以集成在集成电路61中。固定参考信号可以提供频率信号或者电压信号，其可以例如通过将频率信号与触发信号相比较以产生固定的延迟参考而被修改或推导出延迟信号。替代地，所测量的延迟的域可以转换到频域或电压域，以便与固定参考信号相比较。所测量的延迟信号和固定参考信号的比较被提供给电源控制78。电源控制78基于所述比较调节电源76的电压水平VSUPPLY，从而以降低的或最小泄漏功率维持关键路径64的性能，同时仍然维持集成电路61的期望性能。
【0022】图4说明了根据本发明的一方面的示例性性能监控器90。性能监控器90可以配置为环形振荡器，该环形振荡器有多个串联的反相器92，其提供从延迟1到延迟N的相关延迟，其中N是大于或等于1的奇整数。电源电压提供电压VSUPPLY到多个串联的反相器92。延迟单元经选择以模拟相关集成电路的关键路径的至少一部分的性能特性(例如，运行频率、路径延迟)，从而提供相关集成电路的关键路径的性能监控。反馈路径94从环形振荡器的输出提供到环形振荡器的输入，以引起环形振荡器振荡。通过移除经反馈路径94的“X”表示的反馈，性能监控器90还可以配置成作为单稳态多谐振荡器运行。单稳态多谐振荡器的反相器可以被选择来模拟相关集成电路的关键路径的至少一部分的延迟，从而提供相关集成电路的关键路径的性能监控。
【0023】考虑到上面描述的结构和功能特征，参考图5将更好地理解根据本发明各方面的方法。虽然出于解释简单的目的，图5的方法按照执行顺序地显示并描述，但是应该理解并意识到本发明并不限于所说明的顺序，如根据本发明某些方面可以以与此处显示和描述的不同的顺序和/或与其他方面同时发生。此外，不是需要所有说明的特征来实施根据本发明的一方面的方法。
【0024】图5说明了根据本发明的一方面以降低的功率维持性能的方法。在100，集成电路的关键路径和性能监控器被同时触发。性能监控器可以是例如单稳态多谐振荡器，其包括模拟与关键路径的至少一部分相关的延迟的一个或多个延迟元件。在110，确定性能监控器的性能测量值。性能测量值可以是与延迟量或性能监控器的脉冲输出相对于触发信号之间的时间差对应的延迟测量值。在120，性能测量值为温度偏移进行调节。，温度偏移是基于关键路径相对于性能监控器在不同运行温度下的不同性能特性。然而，如果性能监控器在不同的运行温度上精密地模拟关键路径，则温度偏移调节可以取消。之后方法进行到130。
【0025】在130，性能测量值与固定参考值相比较。固定参考值可以是固定的频率源，比如晶体振荡器或精密电压源。固定频率可以与触发信号相比较以产生固定延迟参考。固定延迟参考可以与性能监控器的延迟测量值相比较。可选地，延迟测量值可以被转换到电压或频率，用于与类似域的固定参考值相比较。在140，电源电压是基于所述比较调节的。电源电压经调节以便以降低的功率维持关键路径的性能。
【0026】上面所描述的包括本发明的示例性实施例。当然，出于描述本发明的目的，不可能描述到每一个可能想到的元件或方法的结合，但是本领域的普通技术人员要认识到本发明可能有许多进一步的结合和改变。因此，所要求保护的发明旨在包含所有这样的改变、修改和变化。

Claims (11)

1.一种以降低的功率维持集成电路的性能的装置，所述装置包括：
性能监控器，其产生表示与所述集成电路相关的关键路径的至少一部分的至少一个性能特性的信号；
温度调节元件，其调节所述信号以补偿在不同运行温度上与相对于所述关键路径的性能的所述性能监控器的性能相关的温度偏移；和
电源控制，其基于所调节的信号调节所述集成电路的电源电压从而以降低的功率维持性能。
2.根据权利要求1所述的装置，其中所述性能监控器是环形振荡器，其产生信号，所述信号的频率与所述关键路径的所述至少一部分的运行频率相对应。
3.根据权利要求1所述的装置，进一步包括温度偏移表，其保存与所述集成电路的各自运行温度相关的多个温度偏移因素，所述温度调节元件使用至少一个温度偏移因素以确定对来自所述性能监控器的所述信号的调节。
4.根据权利要求3所述的装置，进一步包括温度传感器，其给所述温度调节偏移元件测量所述集成电路的运行温度，用以选择与所测量的运行温度相对应的至少一个温度偏移因素。
5.根据权利要求1-4所述的装置，进一步包括比较器，其将所调节的信号和固定参考信号比较，所述固定参考信号表示维持所述关键路径的期望性能水平的最低电源电压水平。
6.根据权利要求5所述的装置，其中所述固定参考信号有固定的频率，所述固定的频率与所述性能监控器的输出频率相比较。
7.根据权利要求5所述的装置，其中所述固定参考信号有固定的电压，所述固定的电压与从所述性能监控器的输出频率导出的输出电压相比较。
8.根据权利要求1所述的装置，其中性能监控器是单稳态多谐振荡器，其响应所述关键路径的触发信号，产生脉冲输出，所述脉冲输出相对所述触发信号之间的时间差提供延迟信号，所述延迟信号表示与所述关键路径的至少一部分相关的路径延迟。
9.根据权利要求8所述的装置，进一步包括延迟测量元件，其接收所述触发信号和所述脉冲输出并提供所述延迟信号，该延迟信号由所述温度偏移元件为温度偏移进行调节，以提供调节的延迟信号。
10.根据权利要求9所述的装置，进一步包括比较器，其将所述调节的延迟信号与固定的延迟参考信号相比较，所述固定的延迟参考信号表示维持所述关键路径的期望性能水平的最低电源电压水平。
11.一种以降低的功率维持集成电路性能的方法，所述方法包括：
同时触发所述集成电路的关键路径和性能监控器，该性能监控器产生表示所述关键路径的至少一部分的至少一个性能特性的信号；
基于所述触发，确定所述性能监控器的性能测量值；
调节所述性能测量值以补偿在不同的运行温度上与相对于所述关键路径的性能的所述性能监控器的性能相关的温度偏移；和
调节所述集成电路的电源电压以便基于所调节的性能测量值以降低的功率维持性能。
CN200680017231.7A 2005-05-20 2006-05-17 以降低的功率维持集成电路性能的装置和方法 Pending CN101180733A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/134,172 US7391111B2 (en) 2005-05-20 2005-05-20 Systems and methods for maintaining performance at a reduced power
US11/134,172 2005-05-20

Publications (1)

Publication Number Publication Date
CN101180733A true CN101180733A (zh) 2008-05-14

Family

ID=37448798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680017231.7A Pending CN101180733A (zh) 2005-05-20 2006-05-17 以降低的功率维持集成电路性能的装置和方法

Country Status (5)

Country Link
US (2) US7391111B2 (zh)
EP (1) EP1886351A4 (zh)
JP (1) JP2008541492A (zh)
CN (1) CN101180733A (zh)
WO (1) WO2006127745A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111103522A (zh) * 2018-10-25 2020-05-05 创意电子股份有限公司 芯片与效能监控方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8762087B2 (en) * 2006-11-17 2014-06-24 Texas Instruments Incorporated Accurate integrated circuit performance prediction using on-board sensors
US8615767B2 (en) * 2007-02-06 2013-12-24 International Business Machines Corporation Using IR drop data for instruction thread direction
US7714635B2 (en) * 2007-02-06 2010-05-11 International Business Machines Corporation Digital adaptive voltage supply
US7936153B2 (en) * 2007-02-06 2011-05-03 International Business Machines Corporation On-chip adaptive voltage compensation
US8132136B2 (en) * 2007-08-06 2012-03-06 International Business Machines Corporation Dynamic critical path detector for digital logic circuit paths
US7941772B2 (en) * 2007-08-06 2011-05-10 International Business Machines Corporation Dynamic critical path detector for digital logic circuit paths
US7642864B2 (en) * 2008-01-29 2010-01-05 International Business Machines Corporation Circuits and design structures for monitoring NBTI (negative bias temperature instability) effect and/or PBTI (positive bias temperature instability) effect
US7750400B2 (en) * 2008-08-15 2010-07-06 Texas Instruments Incorporated Integrated circuit modeling, design, and fabrication based on degradation mechanisms
JP5263066B2 (ja) * 2009-08-05 2013-08-14 富士通セミコンダクター株式会社 設計支援プログラム、設計支援装置、および設計支援方法
US20110181315A1 (en) * 2010-01-25 2011-07-28 Broadcom Corporation Adaptive Device Aging Monitoring and Compensation
JPWO2012059986A1 (ja) * 2010-11-02 2014-05-12 富士通株式会社 遅延測定回路、および遅延測定方法
US9021324B2 (en) * 2010-12-21 2015-04-28 Stmicroelectronics International N.V. Calibration arrangement
CN102859680A (zh) 2011-02-21 2013-01-02 松下电器产业株式会社 集成电路
US8689023B2 (en) * 2011-10-17 2014-04-01 Freescale Semiconductor, Inc. Digital logic controller for regulating voltage of a system on chip
US9383759B2 (en) 2014-10-07 2016-07-05 Freescale Semiconductor, Inc. Voltage monitoring system
US10310572B2 (en) * 2016-06-10 2019-06-04 Microsoft Technology Licensing, Llc Voltage based thermal control of processing device
US10338670B2 (en) 2016-06-10 2019-07-02 Microsoft Technology Licensing, Llc Input voltage reduction for processing devices
US10209726B2 (en) 2016-06-10 2019-02-19 Microsoft Technology Licensing, Llc Secure input voltage adjustment in processing devices
US10248186B2 (en) 2016-06-10 2019-04-02 Microsoft Technology Licensing, Llc Processor device voltage characterization
TWI734656B (zh) * 2020-12-25 2021-07-21 華邦電子股份有限公司 半導體記憶裝置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3508209A (en) * 1966-03-31 1970-04-21 Ibm Monolithic integrated memory array structure including fabrication and package therefor
US5013396A (en) * 1987-06-01 1991-05-07 The Regents Of The University Of Michigan Method of making an ultraminiature pressure sensor
US4967152A (en) * 1988-03-11 1990-10-30 Ultra-Probe Apparatus including a focused UV light source for non-contact measurement and alteration of electrical properties of conductors
US5994755A (en) * 1991-10-30 1999-11-30 Intersil Corporation Analog-to-digital converter and method of fabrication
US5440520A (en) * 1994-09-16 1995-08-08 Intel Corporation Integrated circuit device that selects its own supply voltage by controlling a power supply
US6249002B1 (en) * 1996-08-30 2001-06-19 Lockheed-Martin Ir Imaging Systems, Inc. Bolometric focal plane array
US6396712B1 (en) * 1998-02-12 2002-05-28 Rose Research, L.L.C. Method and apparatus for coupling circuit components
US6535798B1 (en) * 1998-12-03 2003-03-18 Intel Corporation Thermal management in a system
US6369712B2 (en) * 1999-05-17 2002-04-09 The Goodyear Tire & Rubber Company Response adjustable temperature sensor for transponder
JP3928837B2 (ja) 1999-09-13 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路装置
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
JP2002100967A (ja) 2000-03-17 2002-04-05 Sony Corp 電源電圧制御装置、半導体装置およびその駆動方法
US6476632B1 (en) 2000-06-22 2002-11-05 International Business Machines Corporation Ring oscillator design for MOSFET device reliability investigations and its use for in-line monitoring
US7162652B2 (en) * 2003-06-20 2007-01-09 Texas Instruments Incorporated Integrated circuit dynamic parameter management in response to dynamic energy evaluation
US7451332B2 (en) * 2003-08-15 2008-11-11 Apple Inc. Methods and apparatuses for controlling the temperature of a data processing system
US6933731B2 (en) 2003-10-17 2005-08-23 Texas Instruments Incorporated Method and system for determining transistor degradation mechanisms
US7239685B2 (en) * 2004-03-22 2007-07-03 Petrick Scott W System and method for reducing power consumption in digital radiography detectors
US7327185B2 (en) 2004-11-02 2008-02-05 Texas Instruments Incorporated Selectable application of offset to dynamically controlled voltage supply
US20060128073A1 (en) * 2004-12-09 2006-06-15 Yunlong Sun Multiple-wavelength laser micromachining of semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111103522A (zh) * 2018-10-25 2020-05-05 创意电子股份有限公司 芯片与效能监控方法
CN111103522B (zh) * 2018-10-25 2022-04-01 创意电子股份有限公司 芯片与效能监控方法

Also Published As

Publication number Publication date
WO2006127745A3 (en) 2007-11-22
EP1886351A2 (en) 2008-02-13
WO2006127745A2 (en) 2006-11-30
US20060263913A1 (en) 2006-11-23
US7811917B2 (en) 2010-10-12
US7391111B2 (en) 2008-06-24
EP1886351A4 (en) 2012-02-29
JP2008541492A (ja) 2008-11-20
US20080114568A1 (en) 2008-05-15

Similar Documents

Publication Publication Date Title
CN101180733A (zh) 以降低的功率维持集成电路性能的装置和方法
US9030176B2 (en) Semiconductor integrated circuit
US7135842B2 (en) Voltage regulator having improved IR drop
US7821330B2 (en) Method and apparatus for extending the lifetime of a semiconductor chip
US11183224B2 (en) Method and an apparatus for reducing the effect of local process variations of a digital circuit on a hardware performance monitor
US20110095811A1 (en) Substrate bias control circuit for system on chip
US8884685B1 (en) Adaptive dynamic voltage scaling system and method
US20110181315A1 (en) Adaptive Device Aging Monitoring and Compensation
US8519730B2 (en) Circuit, system, and method for degradation detection
CN203588103U (zh) 电路装置
KR101392102B1 (ko) 보상 회로, 디지털 회로 보상 방법, 전압 공급 보상 시스템 및 집적 회로
CN101166024A (zh) 克服使用寿命期间负偏压温度不稳定性效应的方法和设备
WO2012073120A2 (en) Process and temperature insensitive inverter
US20130342180A1 (en) Voltage regulator circuitry and devices
US20110215862A1 (en) Internal supply voltage circuit of an integrated circuit
CN110907807B (zh) 芯片电路功耗测量电路及方法、芯片
US9557756B2 (en) Bias drift compensation
KR102006023B1 (ko) 반도체 소자 테스트 장비
TWI629492B (zh) 參考電壓電路之測試系統及方法
EP1424615B1 (en) Semiconductor device for detecting and adjusting a threshold value variation
Islam et al. On-chip monitoring and compensation scheme with fine-grain body biasing for robust and energy-efficient operations
US20230403012A1 (en) Apparatus for controlling in-rush current and an operation method thereof
CN111373644A (zh) 处理由负偏压温度不稳定性引起的电压漂移的电压监控电路
US20190229732A1 (en) Adaptive voltage scaling using temperature and performance sensors
Pfeifer et al. On reliability enhancement using adaptive core voltage scaling and variations on nanoscale FPGAs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080514