CN101118267B - 确定阈值电压变化的阵列表征电路、系统和方法 - Google Patents

确定阈值电压变化的阵列表征电路、系统和方法 Download PDF

Info

Publication number
CN101118267B
CN101118267B CN200710138279XA CN200710138279A CN101118267B CN 101118267 B CN101118267 B CN 101118267B CN 200710138279X A CN200710138279X A CN 200710138279XA CN 200710138279 A CN200710138279 A CN 200710138279A CN 101118267 B CN101118267 B CN 101118267B
Authority
CN
China
Prior art keywords
equipment
voltage
source
array
raceway groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710138279XA
Other languages
English (en)
Other versions
CN101118267A (zh
Inventor
卡纳克·B·阿加瓦尔
萨尼·R·内西夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101118267A publication Critical patent/CN101118267A/zh
Application granted granted Critical
Publication of CN101118267B publication Critical patent/CN101118267B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits

Abstract

一种用于确定阈值电压变化的表征阵列和方法，快速地提供用于处理验证和改进的精确阈值电压分布值。该表征阵列包括用于在该阵列内的个别的设备施加固定的漏极-源极电压和恒定沟道电流的电路。在该阵列内还包括用于感测个别的设备的源极电压的电路。通过把每个源极电压偏移通过完全地描述在该阵列内的一个或多个设备的特性所确定的值，来从该源极电压分布中直接地确定该阈值电压的统计分布。作为结果的方法避免了另外描述在该阵列内的每个设备的特性的需要，因此显著地减少测量时间。

Description

确定阈值电压变化的阵列表征电路、系统和方法
技术领域
本发明涉及设备表征(characterization)方法和电路，且更具体地，涉及一种用于确定在阵列内的设备的阈值电压变化的电路。
背景技术
随着工艺缩短，阈值电压变化变得重要。随着处理技术发展，随机掺杂波动(RDF)已经作为在设备参数变化中的主导和欠可控制的因素出现。RDF具有生成阈值电压变化的统计效应，因为即便很好地控制用于整个晶片的处理层的总掺杂密度，在该沟道区域的掺杂剂原子的数量和位置能够在不同设备间较大地改变。阈值电压“分散(scatter)”是用来指阈值电压的扩散的术语。
能够采用软件模型来确定关于电路性能的RDF效应；但是，为了精确地确定实际RDF，通常有必要使用测试电路来描述RDF的特性。能够通过测量大量的通常以可寻址的方式排列在阵列类型的测试结构中的设备，来描述由于RDF造成的阈值电压变化的特性。但是，阵列的全部表征是耗时的过程，因为必须对每个个别的设备采样沟道电流相对于栅极电压的曲线，来收集描述该阵列的阈值电压统计。无法直接测量在设备中的阈值电压；因此，通常有必要或者测量该栅极电压相对于漏极电流的曲线的斜率，来外推VT，或者使用固定的基准电流来估计VT。以上提及的用于测量阈值电压的任一方法要求对在该阵列中的每个设备进行多次测量。
对于N阶的矩形阵列，所需的测量次数与N的平方成比例，而且，对于目前的大阵列，测量通常要求超过一天的周期来完成。当阵列大小增加时，尤其当确定用于在大范围的选项上的处理缩放(process scaling)的因子时，该结果在设计更替时间(design turn time)中是不可接受的延迟。
因此，将希望提供一种用于确定在设备的阵列内的阈值电压变化的表征方法和电路，其能够减少该表征的时间，同时精确地提供用于整个阵列的阈值电压统计。
发明内容
在表征阵列和方法中实现减少用于确定在阵列内的阈值电压变化的表征时间的以上目的。
该方法可以嵌入在执行用于实施该方法的步骤的程序指令的计算机系统中，而且可以进一步嵌入在包含用于实施该方法的步骤的计算机可读形式的程序指令的计算机程序产品中。
该方法充分地描述在阵列中的至少一个设备的特性，以确定在用于该设备的源极电压和阈值电压之间的关系。然后，使能在该表征阵列内的电路，以固定在该阵列内用于每个个别的设备的漏极-源极电压、栅极电压和漏极电流，并且感测和测量每个设备的源极电压。
关于该充分描述特性的设备，根据所确定的源极-阈值电压的关系，调整所测量的源极电压值，并且从该作为结果的调整的值中计算该阈值电压的统计。该结果是关于该阵列的阈值电压的分布的统计描述。
根据本发明的一个方面，提供了一种用于描述在设备的阵列中的阈值电压变化的特性的方法，该方法包括：选择在所述阵列内的设备作为被测设备；在提供跨在所述被测设备的沟道上的预定沟道电压、和在所述被测设备的栅极端子处的预定栅极电压时，提供经过所述被测设备的沟道的预定电流；测量在所述被测设备的源极端子处的源极电压；对在所述阵列内的多个设备，重复所述选择、所述提供和所述测量，以获得一组源极电压测量结果；通过施加调整值，来从所述的一组源极电压测量结果中，计算关于所述多个设备的一组阈值电压；以及分析所述的一组阈值电压，以生成所述阈值电压变化的描述，其中，通过将源极跟随器电路的输入端连接到所述被测设备的所述源极端子，并且将所述源极跟随器电路的输出端连接到所述被测设备的漏极端子，来执行在提供跨在所述沟道上的预定沟道电压时，经过所述设备的沟道的预定电流的所述提供。
根据本发明的另一方面，提供了一种用于描述在设备的阵列中的阈值电压变化的特性的装置，该装置包括：第一部件，用于选择在所述阵列内的设备作为被测设备；第二部件，用于在提供跨在所述被测设备的沟道上的预定的沟道电压、和在所述被测设备的栅极端子处的预定栅极电压时，经过所述被测设备的沟道来提供预定电流；第三部件，用于测量在所述被测设备的源极端子处的源极电压；第四部件，用于对在所述阵列内的多个设备，重复所述选择、所述提供和所述测量，以获得一组源极电压测量结果；第五部件，用于通过施加调整值，从所述的一组源极电压测量结果中，计算关于所述多个设备的一组阈值电压；以及第六部件，用于分析所述的一组阈值电压，以生成所述阈值电压变化的描述，其中，所述第二部件通过将源极跟随器电路的输入端连接到所述被测设备的所述源极端子，并且将所述源极跟随器电路的输出端连接到所述被测设备的漏极端子，来执行在提供跨在所述沟道上的预定沟道电压时，经过所述设备的沟道的预定电流的所述提供。
优选地，所述装置还可以包括第七部件，用于选择在所述阵列内的具体设备，以及描述所述设备的沟道电流相对于栅极-源极电压的行为的特性，来获得所述调整值。
优选地，其中所述调整值可以是在关于所述具体的设备的具体的源极电压和阈值电压之间的偏移，其中，在跨在所述沟道上施加所述预定的沟道电压，并且向所述具体的设备的栅极端子施加所述预定的栅极电压的时候，当所述具体的设备以经过所述具体的设备的沟道提供的所述预定的电流来操作时，获得所述具体的源极电压。
优选地，所述第二部件可以通过选择性地使能一组每个具有第一沟道连接端和第二沟道连接端的感测晶体管中的一个，来执行所述源极跟随器电路的所述输入端的所述连接，其中所述第一沟道连接端连接到在所述阵列的行中的所述多个设备中的每个的源极端子，所述第二沟道连接端连接到所述源极跟随器电路的所述输入端。
优选地，所述第二部件可以通过选择性地使能一组缓冲器中的一个，来使得预定栅极电压将被提供，该组缓冲器的每个具有连接到基准电压的输入端、和连接到在所述阵列的列中的所述多个设备的栅极的输出端。
优选地，所述第六部件可以生成所述阈值电压变化的统计分布描述。
根据本发明的另一方面，提供了一种阵列表征电路，包括：多个晶体管，以行和列的方式排列；测试接口，用于选择所述多个晶体管中的个体以用于表征；控制电路，连接到所述测试接口，用于选择性地经过所述多个晶体管中所选择的一个的沟道来提供恒定电流，并且跨在所述所选择的晶体管的所述沟道上施加恒定电压，其中，所述控制电路包括源极跟随器电路，该源极跟随器电路具有连接到所述所选择的晶体管的源极端子的输入端、和连接到所述所选择的晶体管的漏极端子的输出端；以及感测电路，用于感测在所述多个晶体管中所述所选择的一个的源极端子处的电压，所述感测电路包括多个传输晶体管，对于每个所述行有一个，该传输晶体管具有共同连接到在相应行中的每个晶体管的所述源极端子的第一沟道连接端、和共同连接在所述多个传输晶体管之间的第二沟道连接端，而且其中，所述源极跟随器电路的所述输入端连接到所述传输晶体管的公共连接端。
通过下文，更具体地，如在附图中阐明的、本发明的优选实施例的说明，本发明前述的和其它的目的、特点和优点将显而易见。
附图说明
图1A-1C是描述可以用于根据本发明的实施例的方法中的关于阈值电压的各种模型的示图。
图2A是表征电路的示意图，图2B是依照本发明的实施例的表征阵列的示意。
图3是晶片测试系统的示图，其中执行依照本发明的实施例的方法。
图4是依照本发明的实施例的方法的流程图。
具体实施方式
依照本发明的实施例，本发明涉及一种使用表征阵列来执行的阈值电压表征方法。该方法可以是在具有用于实施该方法的程序指令的计算机程序中体现的计算机执行的方法。表征阵列在该方法中使用，并且由计算机控制，以对在该阵列中的每个设备提供阈值电压的测量。然后从该测量数据中可以观察到在该整个阵列上的在阈值电压中的变化。本发明的方法显著地减少用于描述在阵列内的阈值电压变化的特性的时间量，允许在与处理缩放和其它处理调整相关联的设计决定中、以及在设计的验证中有更大的灵活性。
现在参考图1A-1C，在漏极-源极电流IDS相对于栅极-源极电压VGS的曲线图中示出在本领域已知的各种阈值电压的定义。图1A示出阈值电压(VT)模型，其中，指定该阈值电压为经过该设备的沟道产生预定的基准电流(IREF)的具体VGS。图1B示出阈值电压模型，其中，IDS相对于VGS的线性(有效的)区域斜率被投影至如果该有效的区域斜率延续到IDS＝0则将产生IDS＝0的VGS值处。最后，图1C示出阈值电压的模型，其中，指定该阈值电压为IDS相对于VGS的斜率最大的点，即最大跨导gm＝dIDS/dVGS的点。
本发明并不将阈值电压的定义限制为任何具体的阈值电压模型，但是提供一种方法，其中，根据以上描述的模型的任何一个，或任何其它合适的阈值电压模型，可以测量在整个阵列上的阈值电压，而不要求在该阵列中的每个设备的IDS相对于VGS的设备行为的全部表征。
下列等式表示在三种工作区域上的金属氧化物场效应晶体管(MOSFET)的行为。
Figure GSB00000008539800051
在由以上等式描述的每个区域中，沟道电流IDS对于阈值电压VT的依赖性(dependency)体现为对于VGS-VT的依赖性。因此，如果对施加预定的IDS和VDS的每个设备进行测量，则在VT中的任何变化将导致在VGS上相应的和相等的改变。如果也固定VG，则在VT中的任何变化将导致在VS上相应的和相反的改变。
现在参考图2A，描述一种依照本发明的实施例的表征电路。晶体管N1是将要确定其阈值电压VT的被测设备。晶体管P1和电流源I2形成在跨在晶体管N1的沟道上施加恒定VDS值的源极跟随器(source-follower)，由于当VS降低时通过晶体管P1转移的电流量将增加，导致在VD上相等的改变。晶体管P1通常是具有长沟道、且工作于饱和区域中的厚氧化物设备。电流源I1通过晶体管N1固定沟道电流IDS。在晶体管N1的栅极施加恒定电压VG。因此，在设备N1的阈值电压中的任何变化(ΔVT)将直接体现为在所描述的测量电路中的源电压中的相反的改变(ΔVS)，因为ΔVG＝0，ΔIDS＝0，以及根据以上等式，Δ(VGS-ΔVT)＝0。
现在参考图2B，示出依照本发明的实施例的表征阵列20。表征阵列20是测试集成电路，集成在模具(die)、晶片划痕(kerf)、或其它集成电路位置上，其可以仅是实验性的，或占有一个或多个模具、或成品晶片中的划痕位置。包括被测设备DUT的晶体管阵列经由扫描锁存器22提供的信号以受控的方式工作。尽管本示例实施例使用扫描锁存器22来施加该控制信号，可以理解经由控制接口控制的寄存器或其它合适的电路可以被提供来控制表征阵列20的工作。另外，可以理解尽管本示例实施例经由焊盘(pad)VGP、IDP和VSP向外部设备提供信号，但是用来操作和评估被测设备DUT的一个或多个外部设备可以集成在表征阵列20内。例如，电压源VG、电流源I21和用于测量在焊盘VSP处的电压的电压测量电路中的任何一个或全部，能够被集成在包括表征阵列20的晶片上。
从扫描锁存器22提供的信号选择与晶体管之一相关联的唯一的行和列，例如，被测设备DUT。行的选择是由施加到电流导引(steering)晶体管NI1-NI4之一的栅极、并同时施加到源电压感测晶体管NS1-NS4之中相应的一个的栅极的逻辑“1”进行的。对扫描锁存器22编程以使得一次仅选择一行，例如，除了与所选择的行相对应的栅极，晶体管NI1-NI4和NS1-NS4的所有栅极被设置为逻辑“0”。列的选择通过使能缓冲器，例如缓冲器24来进行，该缓冲器24把在焊盘VGP处提供的基准栅极电压施加到在该晶体管阵列的列中的全部晶体管的栅极。相应的缓冲器23也被使能，并且把放大器A1的输出施加到在所选择的列中的每个晶体管的漏极。所选择的列的相应的漏极电压感测晶体管ND1-ND4的栅极也被设置为逻辑“1”，并且提供感测路径以感测在放大器A1的反向输入端处的列的漏极电压。对扫描锁存器22编程以使得一次仅选择一列，即，除了与所选择的列相对应的缓冲器的使能输入和相应的漏极电压感测晶体管ND1-ND4的栅极，全部缓冲器使能输入，并且漏极电压感测晶体管ND1-ND4栅极设置为逻辑“0”。
参考图2A描述的源极跟随器电路被包括在表征阵列20中，但是其包括放大器A1，该放大器A1使该漏极-源极电压(VDS)对于在该阵列中选择的每个晶体管为恒定值。例如，当通过使能缓冲器23和24以及晶体管ND4、NI2和NS2来选择晶体管DUT时，晶体管ND4将晶体管DUT的漏极电压施加到放大器A1的反向输入端。同时，晶体管NS2将晶体管DUT的源极电压施加到控制在放大器A1的非反向输入端处的电压的源极跟随器晶体管P10的栅极。该反馈回路通过跟踪在从所选择的行中感测的源极电压中的任何改变，并且通过等量调节提供给列中的晶体管的漏极电压，来发挥保持晶体管DUT的漏极-源极电压恒定的作用。在任何时候在该阵列中仅一个晶体管导通电流。把从A1的输出端提供的电流引导经过缓冲器23、经过晶体管DUT的沟道、和经过晶体管NI2，直到外部稳定电流源I21。由于放大器A1的电流输出被提供至在所选择的列的每个晶体管的漏极，但是仅一个所选择的行具有经由晶体管NI1-NI4之一使能的返回路径，对于从扫描锁存器22提供的行和列的选择信号的每个有效的组合，仅一个设备被选择用于表征。
从而以上描述的表征阵列20提供一种机制，用于唯一地选择在该阵列中的每个设备，并感测在关于由被允许经过焊盘IDP的沟道电流IDS设置的固定工作点的焊盘VSP处的源极电压VS、和在焊盘VGP处施加的栅极电压VG中的改变。通过在扫描锁存器22中设置不同的有效的选择组合，例如，由外部计算机控制的数字伏特计(DVM)，在该阵列中的每个晶体管被选择，并且VS的值被测量和收集。由于由此能够为整个阵列描述在VS中的改变的特性，因此，通过充分地描述在该阵列的晶体管的一个，例如晶体管DUT，的IDS相对于VGS的行为的特性，仅需要对于一个设备测量在VS和VT之间的差值。
由诸如数字电流计DCM的电流测量电路来替代电流源I21，通过选择如上描述的晶体管DUT，并且改变施加到焊盘VGP处的电压的值，能够执行晶体管DUT的全部表征。然后，通过记录从焊盘IDP中产生的电流相对于施加到焊盘VGP的栅极电压减去在焊盘VSP处观察到的源极电压，来获得IDS相对于VGS的行为。然后，按照与在图1A-1C中描述的模型之一、或任何其它合适的阈值电压模型，阈值电压能够确定。然后，通过计算在该阵列测试期间对于充分地描述其特性的晶体管所测量的源极电压、和从该模型中确定的阈值电压之间的差值，并且从在该阵列测量期间收集的源极电压数据点的每个中减去该值，来标准化在整个阵列上获得的源极电压数据。实际上，以上描述的操作，与通过减去对于该具体设备的源极电压测量值，以求出对于每个设备的偏差值，来把所有的源极电压标准化到该具体设备，是相同的。然后，从充分的表征中确定关于该具体设备的阈值电压，并且通过减去关于其它设备的源极电压偏差，来确定关于其它设备的阈值电压。
现在参考图3，示出其中执行根据本发明的实施例的方法的晶片测试系统。晶片测试器30包括边界扫描单元31，用于经由具有到模具32A的电气测试连接33A的探测头33，提供激励至在被测晶片32上的模具或划痕电路32A。晶片测试器30还包括：数字伏特计DVM，其可以是参数测量单元的部分，该参数测量单元也包括可编程电压源PVS；可编程电流源PCS；以及数字电流计DCM，它们全经由探测头33的电气测试连接33A连接到模具32A。将可编程电压源的输出端连接到焊盘VGP，将可编程电流源PCS的输出端连接到焊盘IDP，以及将数字伏特计DVM的输入端连接到焊盘VSP。
具有连接到存储器37的处理器36的用于执行来自存储器37的程序指令的工作站计算机38被连接至晶片测试器30，其中该程序指令包括用于执行依照本发明的实施例的一个或多个方法的程序指令，由此，执行以上描述的测量，并且测量值被收集和存储在存储器37和/或诸如硬盘的其它介质的存储器中。CD-ROM驱动器35提供依照本发明的实施例的存储在诸如压缩盘CD的介质上的程序指令的导入。工作站计算机38还连接至图形显示器39，其用于显示程序输出，诸如在由本发明的实施例提供的表征阵列中关于设备的阈值电压的分布。工作站计算机38还被连接至用于接收用户输入的诸如鼠标34B和键盘34A的输入装置。可以将工作站计算机连接至诸如因特网的公众网络，或者可以是诸如各种“内部网”的私有网络，而且，包括体现依照本发明实施例的方法的程序指令的软件，可以位于远程计算机上，或本地位于工作站计算机38内。此外，工作站计算机38可以通过这样的网络连接与晶片测试器30相连。
虽然图3的系统描述一种适合用于连续测试在晶片上的多个模具的配置，但是所描述的系统是说明性的，而并非是本发明的限制。探测头33可以是多模具全晶片探测系统，或可以包含多个探测头以用于在信号或多个模具的基础上同时测试多个晶片。此外，虽然已说明该表征阵列的边界扫描控制，但是本发明的技术也可以应用于来自处理器的测试代码的执行，该处理器并入具有适当的电流和电压源、和在晶片32上提供的电压测量电路的晶片32上。作为结果的所生成的显示、或从工作站计算机38导出的数据，可以采用对跨在该表征阵列上的阈值电压变化的图形描述的形式，或者可以是描述该阈值电压变化的图形或数字的统计分布信息。
现在参考图4，在流程图中描述一种依照本发明的实施例的方法。首先，一个晶体管被选择，并且充分地描述其特性，以确定关于该晶体管的阈值电压(步骤40)。下一步，选择其中一个设备(其可以是充分地描述其特性的设备)(步骤42)，使该栅极电压和漏极-源极电流为预定的值，并且控制该漏极电压，来把该漏极-源极电压保持在另一预定的值(步骤44)。然后感测和测量所选择的设备的源极电压(步骤46)，并且在VS数据点的集合中存储所测量的源极电压(步骤48)。重复步骤42-48，每次重复步骤42时选择另一不同的设备，直到对于所有的设备都已经测量该源极电压(决定50)。
在对于所有的设备都已经测量该源极电压之后，计算在步骤48中对于充分地描述其特性的设备所测量的源极电压、和在步骤40中对于充分地描述其特性的设备所确定的阈值电压之间的偏移(步骤52)。下一步，通过从在步骤48中收集的每个VS数据点中减去在步骤52中确定的该偏移，产生关于整个阵列的阈值电压组，来确定关于该整个阵列的一组阈值电压(步骤54)。最后，计算和显示该阈值电压变化的统计(步骤56)。
尽管参照其中的优选实施例具体地示出和描述了本发明，但是，本领域技术的人员将理解：在不背离本发明的精神和范围的情况下，可以在其中进行前述的和其它的在形式和细节上的改变。

Claims (17)

1.一种用于描述在设备的阵列中的阈值电压变化的特性的方法，该方法包括：
选择在所述阵列内的设备作为被测设备；
在提供跨在所述被测设备的沟道上的预定沟道电压、和在所述被测设备的栅极端子处的预定栅极电压时，提供经过所述被测设备的沟道的预定电流；
测量在所述被测设备的源极端子处的源极电压；
对在所述阵列内的多个设备，重复所述选择、所述提供和所述测量，以获得一组源极电压测量结果；
通过施加调整值，来从所述的一组源极电压测量结果中，计算关于所述多个设备的一组阈值电压；以及
分析所述的一组阈值电压，以生成所述阈值电压变化的描述，
其中，通过将源极跟随器电路的输入端连接到所述被测设备的所述源极端子，并且将所述源极跟随器电路的输出端连接到所述被测设备的漏极端子，来执行在提供跨在所述沟道上的预定沟道电压时，经过所述设备的沟道的预定电流的所述提供。
2.如权利要求1所述的方法，还包括：
选择在所述阵列内的具体设备；以及
描述所述设备的沟道电流相对于栅极-源极电压的行为的特性，以获得所述调整值。
3.如权利要求2所述的方法，其中所述调整值是在关于所述具体的设备的具体的源极电压和阈值电压之间的偏移，其中，在跨在所述沟道上施加所述预定的沟道电压，并且向所述具体的设备的栅极端子施加所述预定的栅极电压的时候，当所述具体的设备以经过所述具体的设备的沟道提供的所述预定的电流来操作时，获得所述具体的源极电压。
4.如权利要求1所述的方法，其中，通过选择性地使能一组每个具有第一沟道连接端和第二沟道连接端的感测晶体管中的一个，来执行所述源极跟随器电路的所述输入端的所述连接，其中所述第一沟道连接端连接到在所述阵列的行中的所述多个设备中的每个的源极端子，所述第二沟道连接端连接到所述源极跟随器电路的所述输入端。
5.如权利要求1所述的方法，其中，通过选择性地使能一组缓冲器中的一个，来执行所述源极跟随器电路的所述输出端的所述连接，该组缓冲器的每个具有连接到所述源极跟随器的所述输出端的输入端、和连接到在所述阵列的列中的所述多个设备的漏极的输出端。
6.如权利要求1所述的方法，其中，通过选择性地使能一组缓冲器中的一个，来执行预定栅极电压的所述提供，该组缓冲器的每个具有连接到基准电压的输入端、和连接到在所述阵列的列中的所述多个设备的栅极的输出端。
7.如权利要求1所述的方法，其中，所述分析生成所述阈值电压变化的统计分布描述。
8.一种用于描述在设备的阵列中的阈值电压变化的特性的装置，该装置包括：
第一部件，用于选择在所述阵列内的设备作为被测设备；
第二部件，用于在提供跨在所述被测设备的沟道上的预定的沟道电压、和在所述被测设备的栅极端子处的预定栅极电压时，经过所述被测设备的沟道来提供预定电流；
第三部件，用于测量在所述被测设备的源极端子处的源极电压；
第四部件，用于对在所述阵列内的多个设备，重复所述选择、所述提供和所述测量，以获得一组源极电压测量结果；
第五部件，用于通过施加调整值，从所述的一组源极电压测量结果中，计算关于所述多个设备的一组阈值电压；以及
第六部件，用于分析所述的一组阈值电压，以生成所述阈值电压变化的描述，
其中，所述第二部件通过将源极跟随器电路的输入端连接到所述被测设备的所述源极端子，并且将所述源极跟随器电路的输出端连接到所述被测设备的漏极端子，来执行在提供跨在所述沟道上的预定沟道电压时，经过所述设备的沟道的预定电流的所述提供。
9.如权利要求8所述的装置，还包括第七部件，用于选择在所述阵列内的具体设备，以及描述所述设备的沟道电流相对于栅极-源极电压的行为的特性，来获得所述调整值。
10.如权利要求9所述的装置，其中，所述调整值是在关于所述具体的设备的具体的源极电压和阈值电压之间的偏移，其中，在跨在所述沟道上施加所述预定的沟道电压，并且向所述具体的设备的栅极端子施加所述预定的栅极电压的时候，当所述具体的设备以经过所述具体的设备的沟道提供的所述预定的电流来操作时，获得所述具体的源极电压。
11.如权利要求10所述的装置，其中，所述第二部件通过选择性地使能一组每个具有第一沟道连接端和第二沟道连接端的感测晶体管中的一个，来执行所述源极跟随器电路的所述输入端的所述连接，其中所述第一沟道连接端连接到在所述阵列的行中的所述多个设备中的每个的源极端子，所述第二沟道连接端连接到所述源极跟随器电路的所述输入端。
12.如权利要求11所述的装置，其中，所述第二部件通过选择性地使能一组缓冲器中的一个，来执行所述源极跟随器电路的所述输出端的所述连接，该组缓冲器的每个具有连接到所述源极跟随器的所述输出端的输入端、和连接到在所述阵列的列中的所述多个设备的漏极的输出端。
13.如权利要求11所述的装置，其中，所述第二部件通过选择性地使能一组缓冲器中的一个，来使得预定栅极电压将被提供，该组缓冲器的每个具有连接到基准电压的输入端、和连接到在所述阵列的列中的所述多个设备的栅极的输出端。
14.如权利要求8所述的装置，其中，所述第六部件生成所述阈值电压变化的统计分布描述。
15.一种阵列表征电路，包括：
多个晶体管，以行和列的方式排列；
测试接口，用于选择所述多个晶体管中的个体以用于表征；
控制电路，连接到所述测试接口，用于选择性地经过所述多个晶体管中所选择的一个的沟道来提供恒定电流，并且跨在所述所选择的晶体管的所述沟道上施加恒定电压，其中，所述控制电路包括源极跟随器电路，该源极跟随器电路具有连接到所述所选择的晶体管的源极端子的输入端、和连接到所述所选择的晶体管的漏极端子的输出端；以及
感测电路，用于感测在所述多个晶体管中所述所选择的一个的源极端子处的电压，所述感测电路包括多个传输晶体管，对于每个所述行有一个，该传输晶体管具有共同连接到在相应行中的每个晶体管的所述源极端子的第一沟道连接端、和共同连接在所述多个传输晶体管之间的第二沟道连接端，而且其中，所述源极跟随器电路的所述输入端连接到所述传输晶体管的公共连接端。
16.如权利要求15所述的阵列表征电路，其中，所述控制电路包括多个选择性使能的缓冲器，对于每个所述列有一个，其中，每个所述缓冲器的输入端连接到所述源极跟随器电路的所述输出端，并且，每个所述缓冲器的输出端连接到在相应列中的每个晶体管的所述源极端子。
17.如权利要求15所述的阵列表征电路，还包括多个选择性使能的基准缓冲器，其中，所述基准缓冲器中的每个的输入端连接到基准电压源的输出端，并且所述缓冲器中的每个的输出端连接到在相应列中的每个晶体管的栅极端子。
CN200710138279XA 2006-08-03 2007-08-03 确定阈值电压变化的阵列表征电路、系统和方法 Active CN101118267B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/462,186 US7423446B2 (en) 2006-08-03 2006-08-03 Characterization array and method for determining threshold voltage variation
US11/462,186 2006-08-03

Publications (2)

Publication Number Publication Date
CN101118267A CN101118267A (zh) 2008-02-06
CN101118267B true CN101118267B (zh) 2011-04-27

Family

ID=39028523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710138279XA Active CN101118267B (zh) 2006-08-03 2007-08-03 确定阈值电压变化的阵列表征电路、系统和方法

Country Status (2)

Country Link
US (4) US7423446B2 (zh)
CN (1) CN101118267B (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124757A (ja) * 2001-10-16 2003-04-25 Texas Instr Japan Ltd アーリー効果の影響を低減する方法および装置
JP2007085932A (ja) * 2005-09-22 2007-04-05 Verigy (Singapore) Pte Ltd 入力閾値レベル測定方法および入力閾値レベル測定装置
US7423446B2 (en) * 2006-08-03 2008-09-09 International Business Machines Corporation Characterization array and method for determining threshold voltage variation
US7532078B2 (en) * 2007-02-09 2009-05-12 International Business Machines Corporation Scannable virtual rail method and ring oscillator circuit for measuring variations in device characteristics
US7550987B2 (en) * 2007-02-27 2009-06-23 International Business Machines Corporation Method and circuit for measuring operating and leakage current of individual blocks within an array of test circuit blocks
CN101029910B (zh) * 2007-03-22 2010-05-26 华为技术有限公司 电流检测电路及装置
US8862426B2 (en) * 2007-12-20 2014-10-14 International Business Machines Corporation Method and test system for fast determination of parameter variation statistics
US20090164155A1 (en) * 2007-12-20 2009-06-25 Agarwal Kanak B Method and system for isolating dopant fluctuation and device length variation from statistical measurements of threshold voltage
US7737717B2 (en) * 2008-03-05 2010-06-15 Texas Instruments Incorporated Current-voltage-based method for evaluating thin dielectrics based on interface traps
US7868640B2 (en) * 2008-04-02 2011-01-11 International Business Machines Corporation Array-based early threshold voltage recovery characterization measurement
US7966535B2 (en) * 2009-02-23 2011-06-21 International Business Machines Corporation Secure scan design
US8214777B2 (en) * 2009-04-07 2012-07-03 International Business Machines Corporation On-chip leakage current modeling and measurement circuit
US8155905B2 (en) * 2009-07-21 2012-04-10 Hitachi, Ltd. Method of extracting a time constant from complex random telegraph signals
US20120081141A1 (en) * 2010-09-30 2012-04-05 International Business Machines Corporation On-Chip Delay Measurement Through a Transistor Array
ES2402632B1 (es) 2011-02-08 2014-05-14 Tyco Electronics Raychem Bvba Lengüeta de liberación para un conectador eléctrico y conectador eléctrico que comprende dicha lengüeta de liberación
ES2395358B1 (es) 2011-02-08 2014-04-25 Tyco Electronics Corporation Conectador de acción única
US8594958B2 (en) 2011-03-31 2013-11-26 United Microelectronics Corp. Method and apparatus of electrical device characterization
US20130033285A1 (en) * 2011-08-02 2013-02-07 Globalfoundries Inc. Methods for reliability testing of semiconductor devices
CN103257407B (zh) 2012-02-20 2015-11-25 泰科电子(上海)有限公司 连接器和连接器组件
CN103576065B (zh) * 2012-07-24 2017-05-03 中芯国际集成电路制造(上海)有限公司 一种晶体管阈值电压的测试电路
US20140052420A1 (en) * 2012-08-20 2014-02-20 Ingrain Inc. Digital Rock Analysis Systems and Methods that Estimate a Maturity Level
JP2014092370A (ja) * 2012-10-31 2014-05-19 Agilent Technologies Inc 電圧電流特性発生器
US9817058B2 (en) * 2012-11-28 2017-11-14 Semitronix Corporation Addressable test circuit and test method for key parameters of transistors
CN103064000B (zh) * 2013-01-05 2015-05-13 北京大学 Mos管阵列的阈值电压分布监测装置及方法
CN103105570B (zh) * 2013-01-23 2016-09-07 无锡华润上华科技有限公司 一种开启电压的测试方法及系统
US8940558B2 (en) 2013-03-15 2015-01-27 International Business Machines Corporation Techniques for quantifying fin-thickness variation in FINFET technology
IN2013MU02485A (zh) * 2013-07-26 2015-09-25 Tektronix Inc
ES2879918T3 (es) 2014-01-13 2021-11-23 Commscope Telecommunications Shanghai Co Ltd Conector de fibra óptica
CN105653823B (zh) * 2016-01-29 2019-01-04 上海华虹宏力半导体制造有限公司 Mosfet阈值电压波动模型的提取方法及装置
CN106646180B (zh) * 2016-11-22 2019-05-03 上海华力微电子有限公司 一种wat阈值电压测试方法及系统
WO2018226959A1 (en) 2017-06-07 2018-12-13 Commscope Technologies Llc Fiber optic adapter and cassette
US10360958B2 (en) * 2017-06-08 2019-07-23 International Business Machines Corporation Dual power rail cascode driver
US20190107569A1 (en) * 2017-10-11 2019-04-11 Qualcomm Incorporated Digital current measurement for in-situ device monitoring
CN109507560B (zh) * 2018-11-08 2021-02-02 上海华力集成电路制造有限公司 Mos管阈值电压的wat测试方法
CN109541427B (zh) * 2018-12-05 2021-04-13 上海华力微电子有限公司 晶体管电性测试结构及测试方法
CN116068354B (zh) * 2022-12-26 2023-11-10 重庆大学 Mos型半导体器件的阈值电压稳定性测试方法、测试设备
CN116224003B (zh) * 2022-12-26 2023-11-14 重庆大学 Mos型半导体器件的阈值电压稳定性测试电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780884A (en) * 1996-03-13 1998-07-14 Sharp Kabushiki Kaisha Amplication type solid-state imaging device
US6201737B1 (en) * 2000-01-28 2001-03-13 Advanced Micro Devices, Inc. Apparatus and method to characterize the threshold distribution in an NROM virtual ground array
EP1173008A2 (en) * 2000-07-14 2002-01-16 GE Medical Systems Global Technology Company LLC Apparatus and method for detecting defects in a multi-channel scan driver
US6370061B1 (en) * 2001-06-19 2002-04-09 Advanced Micro Devices, Inc. Ceiling test mode to characterize the threshold voltage distribution of over programmed memory cells
US6873173B2 (en) * 2000-03-10 2005-03-29 Infineon Technologies Ag Test circuit arrangement and method for testing a multiplicity of transistors
CN1755835A (zh) * 2004-09-27 2006-04-05 国际商业机器公司 具有改进的阵列稳定性的集成电路芯片
US7038482B1 (en) * 2004-03-19 2006-05-02 Cypress Semiconductor Corporation Circuit and method for automatic measurement and compensation of transistor threshold voltage mismatch

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940002723B1 (ko) * 1985-03-18 1994-03-31 가부시기가이샤 히다찌세이사꾸쇼 반도체소자의 테스트방법
JPH05259859A (ja) * 1992-02-28 1993-10-08 Oki Lsi Tekunoroji Kansai:Kk オート・クリヤー回路
KR100324914B1 (ko) * 1998-09-25 2002-02-28 니시무로 타이죠 기판의 검사방법
WO2001026876A1 (en) * 1999-10-08 2001-04-19 Sumitomo Bakelite Company Limited Process for production of polymer sheet and optical polymer sheet
US6342790B1 (en) * 2000-04-13 2002-01-29 Pmc-Sierra, Inc. High-speed, adaptive IDDQ measurement
JP2001330639A (ja) * 2000-05-24 2001-11-30 Toshiba Corp アレイ基板の検査方法
US7009960B2 (en) * 2000-09-15 2006-03-07 Texas Instruments Incorporated Medium access control protocol for high rate wireless personal area network
US6885212B2 (en) 2002-06-25 2005-04-26 Fujitsu Limited Semiconductor device and test method for the same
US7502352B2 (en) * 2003-05-16 2009-03-10 Alcatel-Lucent Usa Inc. Scheduling method for quality of service differentiation for non-real time services in packet radio networks
TW594655B (en) * 2003-07-11 2004-06-21 Toppoly Optoelectronics Corp Testing circuit and method thereof for a flat panel display
US8214169B2 (en) * 2003-08-18 2012-07-03 International Business Machines Corporation Circuits and methods for characterizing random variations in device characteristics in semiconductor integrated circuits
JP2005242001A (ja) * 2004-02-26 2005-09-08 Agilent Technol Inc Ｔｆｔアレイ試験方法
US7212023B2 (en) * 2004-09-07 2007-05-01 Texas Instruments Incorporated System and method for accurate negative bias temperature instability characterization
US7609080B2 (en) * 2005-03-22 2009-10-27 Formfactor, Inc. Voltage fault detection and protection
US20060261840A1 (en) * 2005-05-18 2006-11-23 Texas Instruments, Inc. System and method for determining channel mobility
CN100495057C (zh) * 2005-12-22 2009-06-03 中芯国际集成电路制造(上海)有限公司 利用阵列与解码器进行器件表征的方法与系统
US7525333B1 (en) * 2006-02-17 2009-04-28 Semiconductor Components Industries, Llc Current sense circuit
US7312625B1 (en) * 2006-06-08 2007-12-25 Xilinx, Inc. Test circuit and method of use thereof for the manufacture of integrated circuits
US7423446B2 (en) * 2006-08-03 2008-09-09 International Business Machines Corporation Characterization array and method for determining threshold voltage variation
US7589550B2 (en) * 2007-09-07 2009-09-15 Freescale Semiconductor, Inc. Semiconductor device test system having reduced current leakage
US7974595B2 (en) * 2007-12-31 2011-07-05 Texas Instruments Incorporated Methodology for assessing degradation due to radio frequency excitation of transistors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780884A (en) * 1996-03-13 1998-07-14 Sharp Kabushiki Kaisha Amplication type solid-state imaging device
US6201737B1 (en) * 2000-01-28 2001-03-13 Advanced Micro Devices, Inc. Apparatus and method to characterize the threshold distribution in an NROM virtual ground array
US6873173B2 (en) * 2000-03-10 2005-03-29 Infineon Technologies Ag Test circuit arrangement and method for testing a multiplicity of transistors
EP1173008A2 (en) * 2000-07-14 2002-01-16 GE Medical Systems Global Technology Company LLC Apparatus and method for detecting defects in a multi-channel scan driver
US6370061B1 (en) * 2001-06-19 2002-04-09 Advanced Micro Devices, Inc. Ceiling test mode to characterize the threshold voltage distribution of over programmed memory cells
US7038482B1 (en) * 2004-03-19 2006-05-02 Cypress Semiconductor Corporation Circuit and method for automatic measurement and compensation of transistor threshold voltage mismatch
CN1755835A (zh) * 2004-09-27 2006-04-05 国际商业机器公司 具有改进的阵列稳定性的集成电路芯片

Also Published As

Publication number Publication date
US7917316B2 (en) 2011-03-29
US20080258750A1 (en) 2008-10-23
US7423446B2 (en) 2008-09-09
US7560951B2 (en) 2009-07-14
US20080030220A1 (en) 2008-02-07
US20080129326A1 (en) 2008-06-05
US20080255792A1 (en) 2008-10-16
US7759963B2 (en) 2010-07-20
CN101118267A (zh) 2008-02-06

Similar Documents

Publication Publication Date Title
CN101118267B (zh) 确定阈值电压变化的阵列表征电路、系统和方法
US8120356B2 (en) Measurement methodology and array structure for statistical stress and test of reliabilty structures
US7818137B2 (en) Characterization circuit for fast determination of device capacitance variation
US7868640B2 (en) Array-based early threshold voltage recovery characterization measurement
US7550987B2 (en) Method and circuit for measuring operating and leakage current of individual blocks within an array of test circuit blocks
US7218132B2 (en) System and method for accurate negative bias temperature instability characterization
US20030016044A1 (en) Method for analyzing failure of semiconductor integrated circuit and failure
US8122423B2 (en) Analog circuit testing and test pattern generation
CN101828118A (zh) 将测试结构集成到集成电路中的系统及方法
US20070013403A1 (en) Apparatus for analyzing fault of semiconductor integrated circuit, method for the same, and computer readable medium for the same
CN115588455A (zh) 检测nvm阵列中的字线漏电和工艺缺陷的电路和方法
US20090164155A1 (en) Method and system for isolating dopant fluctuation and device length variation from statistical measurements of threshold voltage
CN112649719B (zh) 一种芯片中线性稳压器的测试方法、装置以及设备
US7859288B2 (en) Test apparatus and test method for testing a device based on quiescent current
JP4777227B2 (ja) パラメータ抽出方法及び回路動作検証方法並びに当該パラメータ抽出方法を実行させるためのプログラムを具備する記憶媒体
US20070150251A1 (en) Parameter extraction method, method for inspecting circuit operation, and storage medium having program to perform the parameter extraction method
Kumari et al. FPGA implementation of memory design and testing
Tenentes et al. Leakage current analysis for diagnosis of bridge defects in power-gating designs
JP2007293542A (ja) Ｆｐｇａの消費電流関係式導出方法およびプログラム、ｆｐｇａの消費電流関係式導出システムおよびｆｐｇａの見積りツール精度評価プログラム
US20050187751A1 (en) Evaluation system, evaluation method and evaluation program using device simulation and circuit simulation
JP2006202966A (ja) 半導体集積回路の回路シミュレーション方法及び装置
Alieri et al. Performance Evaluation of Non Volatile Memories with a Low Cost and Portable Automatic Test Equipment
US20120256651A1 (en) Test structure for parallel test implemented with one metal layer
Melani et al. An integrated flow from pre-silicon simulation to post-silicon verification
Kotani et al. Automatic teg measuring and data processing system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant